【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及单芯片集成全桥及其制备方法。
技术介绍
1、在电力电子器件
，交流转直流一直是重要的应用领域，目前整流方式包括二极管整流、半桥整流和全桥整流。
2、全桥整流作为一种常用的整流方式，常应用于电力输送、工业控制等领域，传统的整流全桥是将四个二极管芯片封装到一个器件中，封装工艺流程复杂，封装本体大，造成器件功率密度的降低和成本的增加，随着功率半导体对功率密度和性价比的要求越来越高，提高整流全桥的功率密度越来越引起人们重视。
技术实现思路
1、本专利技术针对以上问题，提供了一种有效地提高整流全桥的功率密度的单芯片集成全桥及其制备方法。
2、本专利技术的技术方案是：
3、单芯片集成全桥及其制备方法，包括以下步骤：
4、步骤s100，在外延片上制备第一轻掺杂n区和第二轻掺杂n区；
5、在第一轻掺杂n区内部制备第一重掺杂n区、第一重掺杂p区；
6、在第二轻掺杂n区内部制备第二重掺杂n区、第二重掺杂p区；
7、步骤s200，在外延片上制备第一隔离层，并分别在第一重掺杂n区、第一重掺杂p区、第二重掺杂n区和第二重掺杂p区处开窗；
8、步骤s300，在第一重掺杂n区、第一重掺杂p区、第二重掺杂n区和第二重掺杂p区处制备相应的第一阴极、第一阳极、第二阴极和第二阳极；
9、步骤s400，在外延片上制备第三轻掺杂n区和第四轻掺杂n区；
10、在第三轻掺杂
11、在第四轻掺杂n区内部制备第四重掺杂n区和第四重掺杂p区；
12、步骤s500，在外延片上制备第二隔离层，并在第三重掺杂n区、第三重掺杂p区、第四重掺杂n区和第四重掺杂p区处开窗；
13、步骤s600，在第三重掺杂n区、第三重掺杂p区、第四重掺杂n区和第四重掺杂p区处制备相应的第三阴极、第三阳极、第四阴极和第四阳极，整个器件制备完毕。
14、具体的，步骤s100包括：
15、步骤s110，通过光刻工艺，使用掩模将第一轻掺杂n区和第二轻掺杂n区外部区域保护，通过扩散或者离子注入工艺，形成第一轻掺杂n区和第二轻掺杂n区；
16、步骤s120，通过光刻工艺，使用掩模将第一重掺杂n区和第二重掺杂n区外部区域保护，通过扩散或者离子注入工艺，形成第一重掺杂n区和第二重掺杂n区；
17、步骤s130，通过光刻工艺，使用掩模将第一重掺杂p区和第二重掺杂p区外部区域保护，通过扩散或者离子注入工艺，形成第一重掺杂p区和第二重掺杂p区。
18、具体的，步骤s200包括：
19、步骤s210，通过化学气相沉积制备第一隔离层；
20、步骤s220，通过光刻工艺，使用掩模将第一重掺杂n区、第一重掺杂p区、第二重掺杂n区和第二重掺杂p区外部区域保护，使用刻蚀工艺在第第一重掺杂n区、第一重掺杂p区、第二重掺杂n区和第二重掺杂p区处开窗。
21、具体的，步骤s400包括：
22、步骤s410，通过光刻工艺，使用掩模将第三轻掺杂n区和第四轻掺杂n区外部区域保护，通过扩散或者离子注入工艺，形成第三轻掺杂n区和第四轻掺杂n区；
23、步骤s420，通过光刻工艺，使用掩模将第三重掺杂n区和第四重掺杂n区、外部区域保护，通过扩散或者离子注入工艺，形成第三重掺杂n区和第四重掺杂n区；
24、步骤s430，通过光刻工艺，使用掩模将第三重掺杂p区和第四重掺杂p区外部区域保护，通过扩散或者离子注入工艺，形成第三重掺杂p区和第四重掺杂p区。
25、具体的，步骤s500包括：
26、步骤s510，通过化学气相沉积制备第二隔离层；
27、步骤s520，通过光刻工艺，使用掩模将第三重掺杂n区、第三重掺杂p区、第四重掺杂n区和第四重掺杂p区外部区域保护，使用刻蚀工艺在第三重掺杂n区、第三重掺杂p区、第四重掺杂n区和第四重掺杂p区处开窗。
28、单芯片集成全桥，包括从下而上依次设置的第二隔离层、外延片和第一隔离层；
29、所述外延片包括：
30、第一轻掺杂n区，从所述外延片的第二本征硅区顶面向下延伸；所述第一轻掺杂n区的顶面设有向下间隔延伸的第一重掺杂n区和第一重掺杂p区；
31、第二轻掺杂n区，从所述外延片的第二本征硅区顶面向下延伸；所述第二轻掺杂n区的顶面设有向下间隔延伸的第二重掺杂n区和第二重掺杂p区；
32、第三轻掺杂n区，从所述外延片的第一本征硅区底面向上延伸；所述第三轻掺杂n区的底面设有向上间隔延伸的第三重掺杂n区和第三重掺杂p区；
33、第四轻掺杂n区，从所述外延片的第一本征硅区底面向上延伸；所述第四轻掺杂n区的底面设有向上间隔延伸的第四重掺杂n区和第四重掺杂p区；
34、所述第一隔离层的顶面设有向下延伸的：
35、第一阴极，与所述第一重掺杂n区连接；
36、第一阳极，与所述第一重掺杂p区连接；
37、第二阴极，与所述第二重掺杂n区连接；
38、第二阳极，与所述第二重掺杂p区连接；
39、所述第二隔离层的底面设有向上延伸的：
40、第三阴极，与所述第三重掺杂n区连接；
41、第三阳极，与所述第三重掺杂p区连接；
42、第四阴极，与所述第四重掺杂n区连接；
43、第四阳极，与所述第四重掺杂p区连接。
44、具体的，所述外延片是soi外延片，从下到上依次包括第一本征硅区、氧化物隔离层和第二本征硅区。
45、具体的，所述第一本征硅区厚度为50-1000um。
46、具体的，所述第二本征硅区厚度为50-1000um。
47、具体的，所述氧化物隔离层厚度为1-10um。
48、本专利技术有益效果：
49、传统整流全桥需要将四个二极管芯片封装，封装工艺流程复杂，封装本体大，造成器件功率密度的降低和成本的增加，本案中全桥整流芯片将四个横向导电的二极管集成在一个芯片上，第一阳极和第二阴极形成金属互联，接在交流电源的一端，第三阴极和第四阳极形成金属互联，并接在交流电源的另一端，第三阳极和第二阳极通过封装或者pcb板形成电性互联，接在负载的一端，第一阴极和第四阴极通过封装或者pcb板形成电性互联，接在负载的一端，第一阳极和第二阴极一侧接正电压，电流通过第一阳极、第一重掺杂p区、第一轻掺杂n区、第一重掺杂n区、第一阴极流向负载，通过负载流入第三阳极、第三重掺杂p区、第三轻掺杂n区、第三重掺杂n区、第三阴极、最终流入交流电源的另一端，当第三阴极和第四阳极一侧接正电压，电流通过第四阳极、第四重掺杂p区、第四轻掺杂n区、第四重掺杂n区、第四阴极流向负载，通过负载流入第二阳极、第二重掺杂p区、第二轻掺杂n区、第二重掺杂本文档来自技高网...
【技术保护点】
1.单芯片集成全桥及其制备方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的单芯片集成全桥及其制备方法，其特征在于，步骤S100包括：
3.根据权利要求1所述的单芯片集成全桥及其制备方法，其特征在于，步骤S200包括：
4.根据权利要求1所述的单芯片集成全桥及其制备方法，其特征在于，步骤S400包括：
5.根据权利要求1所述的单芯片集成全桥及其制备方法，其特征在于，步骤S500包括：
6.单芯片集成全桥，通过权利要求1所述的单芯片集成全桥及其制备方法制备，其特征在于，包括从下而上依次设置的第二隔离层（19）、外延片（1）和第一隔离层（8）；
7.根据权利要求6所述的单芯片集成全桥及其制备方法，其特征在于，所述外延片（1）是SOI外延片，从下到上依次包括第一本征硅区（24）、氧化物隔离层（25）和第二本征硅区（26）。
8.根据权利要求7所述的单芯片集成全桥及其制备方法，其特征在于，所述第一本征硅区（24）厚度为50-1000um。
9.根据权利要求7所述的单芯片集成全桥及其制备
10.根据权利要求7所述的单芯片集成全桥及其制备方法，其特征在于，所述氧化物隔离层（25）厚度为1-10um。
...【技术特征摘要】
1.单芯片集成全桥及其制备方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的单芯片集成全桥及其制备方法，其特征在于，步骤s100包括：
3.根据权利要求1所述的单芯片集成全桥及其制备方法，其特征在于，步骤s200包括：
4.根据权利要求1所述的单芯片集成全桥及其制备方法，其特征在于，步骤s400包括：
5.根据权利要求1所述的单芯片集成全桥及其制备方法，其特征在于，步骤s500包括：
6.单芯片集成全桥，通过权利要求1所述的单芯片集成全桥及其制备方法制备，其特征在于，包括从下而上依次设置的第二隔离层（19）、外延片（1）...
【专利技术属性】
技术研发人员：代书雨，马倩倩，周理明，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。