【技术实现步骤摘要】
本专利技术实施例涉及一种半导体装置及其制造方法及位准移位器电路。
技术介绍
1、位准移位器电路(level shifter circuit)是被配置成将电子讯号自第一电压位准移位至第二电压位准的电子电路。诸多电子装置可包括一或多个位准移位器电路，例如静态随机存取存储器(static random-access memory，sram)装置、显示装置的面板驱动器中的驱动器积体电路、及/或输入/输出(input/output，i/o)积体电路以及其他电路。
技术实现思路
1、本申请提供一种半导体装置。所述半导体装置包括位于衬底中的第一掺杂区，第一掺杂区包括第一掺杂剂类型。所述半导体装置包括位于衬底中且与第一掺杂区相邻的第二掺杂区，第二掺杂区包括第二掺杂剂类型。所述半导体装置包括位于衬底中及第一掺杂区上的第一源极/漏极区，第一源极/漏极区包括第二掺杂剂类型。所述半导体装置包括位于衬底中及第二掺杂区上的第二源极/漏极区，第二源极/漏极区包括第二掺杂剂类型。所述半导体装置包括位于第二掺杂区的一部分之上的缓冲层。所述半导体装置包括位于第一掺杂区的一部分之上、缓冲层之上及第二掺杂区的延伸区之上的栅极氧化物层。所述半导体装置包括位于栅极氧化物层之上的栅极结构。
2、本申请提供一种半导体装置的制造方法。所述方法包括使用第一掺杂剂类型对衬底进行掺杂以形成半导体装置的第一掺杂区。所述方法包括使用第二掺杂剂类型对衬底进行掺杂以形成半导体装置的与第一掺杂区相邻的第二掺杂区。所述方法包括在第二掺杂
3、本申请提供一种位准移位器电路。所述位准移位器电路包括与输入进行电性耦合的反相器电路。所述位准移位器电路包括多个n型晶体管，所述多个n型晶体管包括与反相器电路进行电性耦合的第一n型晶体管及与输入进行电性耦合的第二n型晶体管。所述位准移位器电路包括与所述多个n型晶体管进行电性耦合的多个p型晶体管，其中所述多个n型晶体管中的至少一者或所述多个p型晶体管中的至少一者包括：栅极氧化物层；第一掺杂区，位于栅极氧化物层之下，第一掺杂区包括第一掺杂剂类型；轻掺杂的第二掺杂区，位于栅极氧化物层之下且与第一掺杂区并排，轻掺杂的第二掺杂区包括第二掺杂剂类型；缓冲层，位于栅极氧化物层之下且与轻掺杂的第二掺杂区并排。
本文档来自技高网...【技术保护点】
1.一种半导体装置，其特征在于，包括：
2.如权利要求1所述的半导体装置，其特征在于，所述第二掺杂区中的所述第二掺杂剂类型的掺杂剂浓度相对于所述第一源极/漏极区及所述第二源极/漏极区中的所述第二掺杂剂类型的掺杂剂浓度而言较小。
3.如权利要求1所述的半导体装置，其特征在于，所述缓冲层在所述缓冲层的第一侧上接触所述栅极氧化物层；且
4.如权利要求1所述的半导体装置，其特征在于，所述第二掺杂区的所述延伸区位于所述栅极氧化物层之下的所述第一掺杂区与所述缓冲层之间。
5.如权利要求1所述的半导体装置，其特征在于，所述第二掺杂区的所述延伸区接触所述栅极氧化物层。
6.如权利要求1所述的半导体装置，其特征在于，所述第二源极/漏极区被配置成以相对于所述栅极结构的操作电压而言较大的操作电压进行操作。
7.一种半导体装置的制造方法，其特征在于，包括：
8.如权利要求7所述的半导体装置的制造方法，其特征在于，形成所述缓冲层包括：
9.一种位准移位器电路，其特征在于，包括：
10.如权利要求9所
...【技术特征摘要】
1.一种半导体装置，其特征在于，包括：
2.如权利要求1所述的半导体装置，其特征在于，所述第二掺杂区中的所述第二掺杂剂类型的掺杂剂浓度相对于所述第一源极/漏极区及所述第二源极/漏极区中的所述第二掺杂剂类型的掺杂剂浓度而言较小。
3.如权利要求1所述的半导体装置，其特征在于，所述缓冲层在所述缓冲层的第一侧上接触所述栅极氧化物层；且
4.如权利要求1所述的半导体装置，其特征在于，所述第二掺杂区的所述延伸区位于所述栅极氧化物层之下的所述第一掺杂区与所述缓冲层之间。
5.如权利要求1所述的半导体装置，其特征...
【专利技术属性】
技术研发人员：朱振梁，蒋昕志，柳瑞兴，龚达渊，廖大传，姚智文，雷明达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。