含无死区鉴频器的电荷泵型锁相环电路制造技术

一种含无死区鉴频器的电荷泵型锁相环电路，包括鉴相鉴频器（３０１）和电荷泵（３０２），还包括复位电路（３０３），所述鉴相鉴频器（３０１）用于接收电荷泵型锁相环的参考信号和反馈信号，并基于所述的参考信号和反馈信号分别产生ＵＰ、ＵＰＢ、ＤＮ和ＤＮＢ信号；所述电荷泵（３０２）接收ＵＰ、ＵＰＢ、ＤＮ和ＤＮＢ信号，产生指示参考信号与时钟信号之间相位差的电流输出信号，即电荷泵型锁相环下一级电路所需的信号；所述复位电路（３０３）接受接收ＵＰ、ＵＰＢ、ＤＮ和ＤＮＢ信号，并最终产生鉴相鉴频器（３０１）复位所需要复位信号，该复位信号输入鉴相鉴频器（３０１）时能使鉴相鉴频器（３０１）复位。使用本发明专利技术技术方案，电路复位延迟时间小、无死区。

【技术实现步骤摘要】

本专利技术涉及频率或相位的自动控制和同步，特别是涉及构成锁相环的 各功能单元，尤其涉及用于电荷泵型锁相环电路的含无死区鉴频器和电荷泵电路。背景技 术电荷泵型锁相环(Phase Locked Loop)作为锁相环的最重要结构已广泛应用于数字通 信系统、无线通信系统、数字电路系统和磁盘驱动系统等领域。电荷泵型锁相环结构如图3 所示，是一个由鉴相鉴频器101、电荷泵102、环路滤波器103、压控振荡器104和分频器105 组成的反馈系统。所述电荷泵型锁相环采用外置晶振提供参考信号，片上压控振荡器104 产生输出信号，分频器105实现将压控振荡器104的输出信号进行N分频，鉴相鉴频器101 将输入参考信号和分频器105的输出信号(即反馈信号)进行相位比较，其输出通过电荷 泵102并经环路滤波器103滤波后调节压控振荡器104的振荡频率Fv。。，使其最终锁定在 NXFref上，其中N为分频器105的分频数，Fref为参考信号频率。 鉴相鉴频器和电荷泵作为电荷泵型锁相环的关键组成部分，其存在的最大问题是 当参考信号和反馈信号的相位差很小时，鉴相鉴频器产生的UP和DN信号脉冲太窄而没有 足够的时间来打开电荷泵开关，使得电荷泵没有电流输出，环路开环增益降为零，从而导致 锁相环输出相位无法锁定、延长环路锁定时间或者导致锁相环锁定时的相位噪声性能交 坏。通常这个不能鉴别的相位差区域称为死区。为解决上述问题，研究者提出了多种消除死区的方法，Michae 1 Henderson Perrott在文献Techniques for High Data Rate Modulation and Low Power Operation ofFractional-N Frequency Synthesizer”中提出其中一种解决方法，对参考信号和反馈 信号分别进行二分频，之后再用异或门进行鉴相消除死区，但是这种方法导致在二分之一 的参考频率频偏处存在较大杂散分量，所要求环路滤波器的带宽更窄，最终影响到锁相环 的稳定时间和相位噪声性能。另一种常用的方法是，在鉴相鉴频器的复位路径上加入延迟单元(延迟时间 为δ )，如图4所示，这使得在环路锁定时UP和DN信号的脉冲足够宽以开启电荷泵开 关。因此，当相位差变化一个极小的量时，电荷泵总能产生成比例变化的净输出电流，死 区得以消除。但是，此方法也带来了诸多问题①Mehmet Soyuer等人在文献“Frequency Limitations of a Conventional Phase-Frequency Detector，，提出，为了保证鉴相鉴频 器的工作速度，复位延迟时间需满足S < 1/(2\&^,_)，其中4^,_是鉴相鉴频器的最大 工作速度。在一些应用中，比如以太网通信，鉴相频率为几百MHz或更高，所以复位延迟时 间的选取存在着一定的约束；②复位延迟的存在使得环路在锁定时充放电电流仍能同时导 通，由于充放电电流间的失配会造成同时导通期间电荷泵输出的净电流不为零。根据John Rogers等人在文献Integrated Circuit Design for High-Speed FrequencySynthesis中所提，参考杂散<formula>formula see original document page 4</formula>其中Ι。Ρ、ΔΙ分别为电荷泵充放电电流和失配电流，Kvco为压控振荡器增益，C2为环路滤波器电容。因此，为了减小参考杂散， 复位延迟时间δ应尽量小。③复位延迟单元在不同的电源电压、温度和工艺条件下，其延 迟时间变化较大。鉴于以上背景，为了消除电荷泵型锁相环的死区问题，本专利技术提出一种无死区的 鉴相鉴频器及电荷泵电路，其复位信号根据复位电路中的比较器是否检测到电荷泵中充放 电电流都导通而产生，形成复位延迟的闭环控制，克服了上述电源电压、工艺和温度变化的 影响。其复位时间能够取得足够小，提高了鉴相鉴频器的工作速度和锁相环的杂散性能。现有技术存在以下不足1、采用分频的方法导致在二分之一的参考频率频偏处存在较大杂散分量，所要求 环路滤波器的带宽更窄，最终影响到锁相环的稳定时间和相位噪声性能； 2、在鉴相鉴频器的复位路径上加入延迟单元的方法，由于复位延迟的存在使得环 路在锁定时充放电电流仍能同时导通，由于充放电电流间的失配会造成同时导通期间电荷 泵输出的净电流不为零；复位延迟单元在不同的电源电压、温度和工艺条件下，其延迟时间 变化较大。
技术实现思路
本专利技术要解决的技术问题在于避免上述现有技术的不足之处而提出 一种含无死区鉴频器的电荷泵型锁相环电路。本专利技术解决所述技术问题可以通过采用以下技术方案来实现提出一种含无死区 鉴频器的电荷泵型锁相环电路，包括所述锁相环电路整体，其中有鉴相鉴频器和电荷泵，还 包括复位电路；所述鉴相鉴频器接收所述电荷泵型锁相环电路的参考信号和反馈信号，并 基于该参考信号和反馈信号分别产生UP、UPB上行信号和DN和DNB下行信号；其中UP和 UPB, DN和DNB分别互为反相信号，UP信号为指示参考信号领先于反馈信号的上行信号，DN 信号为指示参考信号落后于反馈信号的下行信号；所述电荷泵接收UP、UPB、DN和DNB信号， 产生指示参考信号与时钟信号之间相位差的电流输出信号，即电荷泵型锁相环下一级电路 所需的信号；所述复位电路接收UP、UPB、DN和DNB信号，经其内的比较器比较后产生鉴相 鉴频器复位所需信号，该复位信号输入鉴相鉴频器能使所述鉴相鉴频器复位，即对UP和DN 信号复位，对UPB和DNB置位。所述鉴相鉴频器为三态鉴相鉴频器结构，包括第一 D触发器和第二 D触发器；所述 第一 D触发器用于接收参考信号、产生互为反相的UP和UPB信号以及接收复位信号以便对 UP和UPB信号进行重置；所述第二 D触发器用于接收反馈信号、产生互为反相的DN和DNB 信号以及接收复位信号对DN和DNB信号进行重置。所述第一 D触发器和第二 D触发器为边沿触发的、带复位的D触发器。所述鉴相鉴频器的第一 D触发器和第二 D触发器的D输入端连接逻辑高电平；第 一 D触发器的时钟输入端接参考信号，输出端产生互为反相的信号UP和UPB ；第二 D触发 器的时钟输入端接反馈信号，输出端分别产生互为反相的信号DN和DNB。所述电荷泵采用电荷均衡型结构，包括单位增益放大器、电流源、PMOS电流镜和 NMOS电流镜、开关Sl至S4、晶体管丽1至MN4和MPl至MP3 ；所述充电电流源MP2用于为 电荷泵提供充电电流；所述放电电流源MN3用于为电荷泵提供放电电流；开关Sl和开关S4 串联耦合形成电流支路，开关S2和S3串联耦合形成另一电流支路；所述开关Sl和S2为 PMOS管；所述开关S3和S4为NMOS管；所述晶体管丽1至MN4为N型MOS晶体管，构成电 流镜结构，对电流源的电流形成镜像，其中丽3和MN4分别产生电荷泵和复位电路的放电电 流Idn ；所述晶体管MPl至MP3为P型MOS晶体管，构成电流镜结构，对电流源的电流形成镜 像，其中MP2和MP3分别产生电荷泵和复位电路的充电电流Iup ；单位增益放大器用于使其输入端和输本文档来自技高网...

【技术保护点】
一种含无死区鉴频器的电荷泵型锁相环电路，包括所述锁相环电路整体，其中有鉴相鉴频器（３０１）和电荷泵（３０２），其特征在于：还包括复位电路（３０３）；所述鉴相鉴频器（３０１）接收所述电荷泵型锁相环电路的参考信号和反馈信号，并基于该参考信号和反馈信号分别产生ＵＰ、ＵＰＢ上行信号和ＤＮ和ＤＮＢ下行信号；其中ＵＰ和ＵＰＢ、ＤＮ和ＤＮＢ分别互为反相信号，ＵＰ信号为指示参考信号领先于反馈信号的上行信号，ＤＮ信号为指示参考信号落后于反馈信号的下行信号；所述电荷泵（３０２）接收ＵＰ、ＵＰＢ、ＤＮ和ＤＮＢ信号，产生指示参考信号与时钟信号之间相位差的电流输出信号，即电荷泵型锁相环下一级电路所需的信号；所述复位电路（３０３）接收ＵＰ、ＵＰＢ、ＤＮ和ＤＮＢ信号，经其内的比较器（３０３１）比较后产生鉴相鉴频器（３０１）复位所需信号，该复位信号输入鉴相鉴频器（３０１）能使所述鉴相鉴频器（３０１）复位，即对ＵＰ和ＤＮ信号复位，对ＵＰＢ和ＤＮＢ置位。

【技术特征摘要】
一种含无死区鉴频器的电荷泵型锁相环电路，包括所述锁相环电路整体，其中有鉴相鉴频器(301)和电荷泵(302)，其特征在于还包括复位电路(303)；所述鉴相鉴频器(301)接收所述电荷泵型锁相环电路的参考信号和反馈信号，并基于该参考信号和反馈信号分别产生UP、UPB上行信号和DN和DNB下行信号；其中UP和UPB、DN和DNB分别互为反相信号，UP信号为指示参考信号领先于反馈信号的上行信号，DN信号为指示参考信号落后于反馈信号的下行信号；所述电荷泵(302)接收UP、UPB、DN和DNB信号，产生指示参考信号与时钟信号之间相位差的电流输出信号，即电荷泵型锁相环下一级电路所需的信号；所述复位电路(303)接收UP、UPB、DN和DNB信号，经其内的比较器(3031)比较后产生鉴相鉴频器(301)复位所需信号，该复位信号输入鉴相鉴频器(301)能使所述鉴相鉴频器(301)复位，即对UP和DN信号复位，对UPB和DNB置位。2.如权利要求1所述的含无死区鉴频器的电荷泵型锁相环电路，其特征在于所述鉴 相鉴频器(301)为三态鉴相鉴频器结构，包括第一D触发器(3011)和第二D触发器(3012)； 所述第一 D触发器(3011)用于接收参考信号、产生互为反相的UP和UPB信号以及接收复 位信号以便对UP和UPB信号进行重置；所述第二 D触发器(3012)用于接收反馈信号、产生互为反相的DN和DNB信号以及接 收复位信号对DN和DNB信号进行重置。3.如权利要求2所述的含无死区鉴频器的电荷泵型锁相环电路，其特征在于所述第 一 D触发器(3011)和第二 D触发器(3012)为边沿触发的、带复位的D触发器。4.如权利要求2所述的含无死区鉴频器的电荷泵型锁相环电路，其特征在于所述鉴 相鉴频器(301)的第一 D触发器(3011)和第二 D触发器(3012)的D输入端连接逻辑高电 平；第一 D触发器(3011)的时钟输入端接参考信号，输出端产生互为反相的信号UP和UPB ；第二 D触发器(3012)的时钟输入端接反馈信号，输出端分别产生互为反相的信号DN 禾口 DNB05.如权利要求1所述的含无死区鉴频器的电荷泵型锁相环电路，其特征在于所述电荷泵(302)采用电荷均衡型结构，包括单位增益放大器(3021)、电流源(3022)、 PMOS电流镜和匪OS电流镜、开关Sl至S4、晶体管丽1至丽4和MPl至MP3 ；所述充电电流源MP2用于为电荷泵(302)提供充电电流；所述放电电流源MN3用于为 电荷泵(302)提供放电电流；开关Sl和开关S4串联耦合形成电流支路，开关S2和S3串联耦合形成另一电流支路； 所述开关Sl和S2为PMOS管；所述开关S3和S4为NMOS管；所述晶体管丽1至MN4为N型MOS晶体管，构成电流镜结构，对电流源(3022)的电流 形成镜像，其中丽3和MN4分别产生电荷泵(302)和复位电路(303)的放电电流Id...

【专利技术属性】
技术研发人员：王小松，黄水龙，李东岳，刘磊，张海英，陈作添，李勇强，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：94[中国|深圳]