半导体器件及其制备方法、芯片、电子设备技术

技术编号:42505896 阅读:20 留言:0更新日期:2024-08-22 14:20
本申请实施例提供一种半导体器件及其制备方法、芯片、电子设备,涉及半导体技术领域。半导体器件包括衬底、氮化铝缓冲层和异质外延层。氮化铝缓冲层位于衬底的一侧,氮化铝缓冲层包括第一表面和第二表面,第一表面相比第二表面远离衬底。第一表面上随机分布多个凹坑,凹坑的底部与第二表面之间存在间距。异质外延层位于氮化铝缓冲层远离衬底的一侧。半导体器件用于在提高外延层的晶体质量,控制外延层应力的同时,降低成本。半导体器件应用于电子设备中,以提高电子设备的性能。

【技术实现步骤摘要】

本申请涉及半导体,尤其涉及一种半导体器件及其制备方法、芯片、电子设备


技术介绍

1、氮化物和碳化硅等半导体材料具有禁带宽度大、击穿电压高、功率密度大、抗辐照、耐腐蚀等优异的物理化学性质,在高温、高频、高功率电子器件等领域有着广泛的应用前景。硅衬底具有尺寸大、价格低、导热性好、易于与互补金属氧化物半导体(complementary metal oxide semiconductor,cmos)工艺相兼容等优点。

2、以硅、蓝宝石或碳化硅为衬底,以氮化物或碳化硅为外延层的半导体器件,在大尺寸、低成本以及与现有硅技术兼容等方面具有明显优势。但衬底与外延层之间存在较大的晶格失配和热膨胀系数失配,使得外延层中存在着高密度的穿透位错和较大的残余应力,严重影响了半导体器件的性能和可靠性。

3、针对上述问题,目前国际上已提出了图形衬底、超晶格、铝镓氮层等技术路线。但是上述技术方案在控制外延层应力,提高外延层的晶体质量等方面的效果并不显著,同时上述技术方案带来的额外成本也比较高。


技术实现思路

1、本本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,所述氮化铝缓冲层的厚度为10nm~1000nm。

3.根据权利要求1或2所述的半导体器件,其特征在于,所述多个凹坑的开口在平行于所述衬底的方向上的尺寸为10nm~500nm。

4.根据权利要求1~3中任一项所述的半导体器件,其特征在于,所述多个凹坑的开口形状呈圆形、椭圆形、六边形或不规则图形。

5.根据权利要求1~4中任一项所述的半导体器件,其特征在于,在平行于所述衬底的方向上,所述多个凹坑的开口的尺寸不同。

6.根据权利要求1~5中任一项所...

【技术特征摘要】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,所述氮化铝缓冲层的厚度为10nm~1000nm。

3.根据权利要求1或2所述的半导体器件,其特征在于,所述多个凹坑的开口在平行于所述衬底的方向上的尺寸为10nm~500nm。

4.根据权利要求1~3中任一项所述的半导体器件,其特征在于,所述多个凹坑的开口形状呈圆形、椭圆形、六边形或不规则图形。

5.根据权利要求1~4中任一项所述的半导体器件,其特征在于,在平行于所述衬底的方向上,所述多个凹坑的开口的尺寸不同。

6.根据权利要求1~5中任一项所述的半导体器件,其特征在于,在平行于所述衬底的方向上,所述多个凹坑之间的最小间距小于1μm。

7.根据权利要求1~6中任一项所述的半导体器件,其特征在于,在平行于所述衬底的方向上,所述多个凹坑之间的最小间距不同。

8.根据权利要求1~7中任一项所述的半导体器件,其特征在于,所述多个凹坑的底部与所述第二表面之间的间距不同。

9.根据权利要求1~8中任一项所述的半导体器件,其特征在于,所述多个凹坑的底部与所述第二表面之间的间距大于或等于所述氮化铝缓冲层的厚度的十分之一。

10.根据权利要求1~9中任一项所述的半导体器件,其特征在于,还包括:

11.根据权利要求10所述的半导体器件,其特征在于,在垂直于所述衬底且远离所述衬底的方向上,所述缝隙在所述设定方向上的尺寸逐渐减小。

12.根据权利要求10或11所述的半导体器件,其特征在于,所述缝隙呈锥形。

13.根据权利要求10~12中任一项所述的半导体器件,其特征在于,所述多个缝隙在垂直于所述衬底的方向上的尺寸不同。

...

【专利技术属性】
技术研发人员:沈剑飞陈智斌罗睿宏段焕涛
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1