【技术实现步骤摘要】
本专利技术涉及一种非易失性存储单元(non-volatile memory cell)，且特别是涉及一种反熔丝型非易失性存储单元(antifuse-type non-volatile memory)。
技术介绍
1、反熔丝型非易失性存储器为一种单次编程的存储器(one time programmingmemory，简称otp存储器)。反熔丝型非易失性存储单元尚未进行编程动作(programaction)之前，其具备高电阻值的存储状态。反熔丝型非易失性存储单元进行编程动作之后，其具备低电阻值的存储状态。
2、随着半导体制作工艺的演进，反熔丝型非易失性存储单元的制作工艺已经可以相容于cmos的半导体制作工艺。以下介绍cmos半导体制作工艺中的金属硅化物形成(silicide formation)制作工艺。
3、金属硅化物(silicide)可形成并接触于金属氧化物半导体晶体管(以下简称mos晶体管)的栅极层(gate layer)、漏漏极区(drain region)、源极区(source region)上，作为mo...
【技术保护点】
1.一种反熔丝型非易失性存储单元，包括：
2.如权利要求1所述的反熔丝型非易失性存储单元，其中一部分的该第二栅极结构被该第一保护层所覆盖。
3.如权利要求2所述的反熔丝型非易失性存储单元，其中该第二栅极结构包括栅极介电层、栅极层与间隙壁；在该第二栅极结构中，一部分的该栅极层被该第一保护层所覆盖；且在该第二栅极结构中，该栅极层的曝露表面接触于该第三电性接触层。
4.如权利要求2所述的反熔丝型非易失性存储单元，其中一部分的该第三栅极结构被该第一保护层所覆盖。
5.如权利要求4所述的反熔丝型非易失性存储单元，其中该第三栅极结构...
【技术特征摘要】
1.一种反熔丝型非易失性存储单元，包括：
2.如权利要求1所述的反熔丝型非易失性存储单元，其中一部分的该第二栅极结构被该第一保护层所覆盖。
3.如权利要求2所述的反熔丝型非易失性存储单元，其中该第二栅极结构包括栅极介电层、栅极层与间隙壁；在该第二栅极结构中，一部分的该栅极层被该第一保护层所覆盖；且在该第二栅极结构中，该栅极层的曝露表面接触于该第三电性接触层。
4.如权利要求2所述的反熔丝型非易失性存储单元，其中一部分的该第三栅极结构被该第一保护层所覆盖。
5.如权利要求4所述的反熔丝型非易失性存储单元，其中该第三栅极结构包括栅极介电层、栅极层与间隙壁；在该第三栅极结构中，一部分的该栅极层被该第一保护层所覆盖；且在该第三栅极结构中，该栅极层的曝露表面接触于该第四电性接触层。
6.如权利要求1所述的反熔丝型非易失性存储单元，该第一栅极结构包括第一栅极介电层、第一栅极层与第一间隙壁，该第二栅极结构包括第二栅极介电层、第二栅极层与第二间隙壁，该第三栅极结构包括第三栅极介电层、第三栅极层与第三间隙壁，该第二电性接触层接触于该第一栅极层表面、该第三电性接触层接触于该第二栅极层表面，该第四电性接触层接触于该第三栅极层表面。
7.如权利要求1所述的反熔丝型非易失性存储单元，还包括一接触蚀刻停止层与层间介电层，该接触蚀刻停止层位于该第一电性接触层、该第一栅极结构、该第二电性接触层、该第一保护层、该第三栅极结构与该第四电性接触层上方，且层间介电层覆盖于该接触蚀刻停止层上。
8.如权利要求1所述的反熔丝型非易失性存储单元，其中该第一导线作为位线、该第二导线作为字线，该第三导线作为跟随线、该第四导线作为反熔丝控制线。
9.如权利要求8所述的反熔丝型非易失性存储单元，其中该第一选择晶体管的第一漏/源端连接至该位线，该第一选择晶体管的栅极端连接至该字线，该第一跟随晶体管的第一漏/源端连接至该第一选择晶体管的第二漏/源端，该第一跟随晶体管的栅极端连接至该跟随线，该第一跟随晶体管的第二漏/源端连接至该电容器的第一端，该电容器的第二端连接至该反熔丝控制线。
10.如权利要求1所述的反熔丝型非易失性存储单元，还包括
11.如权利要求10所述的反熔丝型非易失性存储单元，其中该第三掺杂区与该第四掺杂区互相接触形成合并掺杂区。
12.如权利要求11所述的反熔丝型非易失性存储单元，其中一部分的该第四栅极结构被该第二保护层所覆盖。
13.如权利要求12所述的反熔丝型非易失性存储单元，其中该第四栅极结构包括栅极介电层、栅极层与间隙壁；在该第四栅极结构中，一部分的该栅极层被该第二保护层所覆盖；且在该第四栅极结构中...
【专利技术属性】
技术研发人员：李翊宏，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。