具有克服关机残影的移位缓存器及消除关机残影方法技术

本发明专利技术公开了一种平面显示器、具有克服关机残影的移位缓存器以及消除关机残影方法。移位缓存器的输出端耦接至显示面板的栅极线。第一晶体管的第一端耦接至移位缓存器的输出端。第一晶体管的第二端耦接至系统电压ＶＤＤ或参考电压端ＶＳＳ。电容的第一端耦接至第一晶体管的控制端。电容的第二端耦接至参考电压ＶＳＳ。在关机期间，参考电压ＶＳＳ会被拉升，因而导通第一晶体管，进而拉升栅极线的电压，如此可解决非晶硅（ａ－Ｓｉ）的移位缓存器具有关机残影的问题。

【技术实现步骤摘要】

本专利技术涉及一种显示器，尤其涉及一种消除平面显示器关机残影的移位缓存器与消除关机残影方法。
技术介绍
使用非晶硅(a-Si)制作移位缓存器应用在显示面板的栅极驱动器与源极 驱动器上，是目前薄膜晶体管(thin film transistor, TFT)液晶显示器(liquid crystaldisplay，LCD)技术上的主流。此TFT技术具有节省集成电路(IC)成本、简化模块 段制造流程、增加玻璃基板利用效率等优点。LCD在显示过程中，是利用TFT内的储存电容 保持像素电压，所以相对的如果在关机时没有将像素电压释放，则会产生所谓的关机残影 现象。 一般解决方法是在关机之前利用栅极驱动器将显示面板的所有栅极线(gate line) 电压由负电压拉高至高电位，藉此同步开启所有像素的TFT。因此，各像素内电压可以在关 机之前有效宣泄，避免产生关机残影的现象。然而，使用a-Si制作移位缓存器电路时，传统 移位缓存器的架构无法在关机时将所有栅极线同时由低电压升至高电压，所以会有所谓关 机残影问题，这是目前a-Si的移位缓存器所遇到的主要问题之一。
技术实现思路
本专利技术提供一种平面显示器，其具有克服关机残影的移位缓存器串。此移位缓存 器串搭配适当的信号，可以在关机时开启所有的栅极线，如此就可解决a-Si的移位缓存器 具有关机残影的问题。 本专利技术提供一种显示面板的消除关机残影方法，可以在关机时开启所有的栅极 线，以解决关机残影的问题。 本专利技术的一实施例提出一种平面显示器，包括显示面板、电源供应电路、移位缓存 器串、第一晶体管以及电容。显示面板具有多条栅极线。电源供应电路具有系统电压端与 参考电压端，其中该电源供应电路在关机期间拉升参考电压端的电压。移位缓存器串由该 电源供应电路的系统电压端与参考电压端所供电。移位缓存器串包含相互串接的多个移位 缓存器，这些移位缓存器的输出端以一对一方式耦接至这些栅极线。这些第一晶体管的第 一端以一对一方式耦接至这些移位缓存器的输出端。这些第一晶体管的第二端耦接至该电 源供应电路的系统电压端或参考电压端。电容的第一端耦接至各第一晶体管的控制端。电 容的第二端耦接至该电源供应电路的参考电压端。 本专利技术的一实施例提出一种移位缓存器串，包括多个第一晶体管、多个电容以及 多个移位缓存器。电容的第一端以一对一方式耦接至这些第一晶体管的控制端。这些电容 的第二端耦接至一参考电压。这些移位缓存器相互串接。这些移位缓存器的输出端以一对 一方式耦接至这些第一晶体管的第一端。这些移位缓存器中的第n个移位缓存器包括第二 晶体管、第三晶体管以及第四晶体管。第二晶体管的第一端耦接至一系统电压，第二晶体管 的控制端耦接至该些移位缓存器中第n-l个移位缓存器的输出端。第三晶体管的第一端耦接至第二晶体管的第二端。第三晶体管的第二端耦接至参考电压。第三晶体管的控制端耦 接至这些移位缓存器中第n+2个移位缓存器。第四晶体管的第一端接收一时脉。第四晶体 管的第二端耦接至这些移位缓存器中第n+l个移位缓存器的输入端。第四晶体管的控制端 耦接至第二晶体管的第二端。 本专利技术的一实施例提出一种显示面板的消除关机残影方法。该显示面板的栅极 线由移位缓存器所驱动。所述消除关机残影方法包括配置第一晶体管，其中该第一晶体 管的第一端耦接至移位缓存器的输出端，该第一晶体管的第二端耦接至系统电压或参考电 压；配置电容，其中该电容的第一端耦接至第一晶体管的控制端，该电容的第二端耦接至参 考电压；以及在一关机期间，拉升该参考电压。 基于上述，本专利技术实施例中电源供应电路在关机期间拉升参考电压端的电压，使 得第一晶体管被导通。因此，第一晶体管可以在关机期间拉高所有的栅极线的电压，如此就 可解决非晶硅(a-Si)的移位缓存器具有关机残影的问题。附图说明 图1是依照本专利技术实施例说明一种平面显示器的电路模块示意图。 图2是依照本专利技术实施例说明图1中多个电压的波形变化示意图。 图3是依照本专利技术实施例说明图1栅极驱动器中移位缓存器的电路图。 图4是依照本专利技术实施例说明图3中多个电压的波形变化示意图。 图5是依照本专利技术另一实施例说明图1栅极驱动器中移位缓存器的电路图。 图6是依照本专利技术实施例说明图5中多个电压的波形变化示意图。 图7是依照本专利技术另一实施例说明图1栅极驱动器中移位缓存器的电路图。 图8是依照本专利技术又一实施例说明图1中移位缓存器的电路图。 附图标号 100 :平面显示器 110:显示面板 120 :源极驱动器 130:栅极驱动器 140:电源供应电路 C(n)、C(n+m):电容 CK、 CK1 、 CK2 、 CK3 :栅时脉 G(n)、G(n+l)、G(n+2)、G(n+3)、G(n+m):移位缓存器的输出端 NOP :正常操作期间 R(n):上拉电阻 SR (n) 、 SR (n+l) 、 SR (n+2) 、 SR (n+3) 、 SR (n+m):移位缓存器 STP :垂直起始脉冲 SW1 (n) 、 SW2 (n) 、 SW3 (n) 、 SW4 (n):下拉开关 Tl (n) 、 Tl (n+l) 、 Tl (n+2) 、 Tl (n+3) 、 Tl (n+m) 、 T2 (n) 、 T2 (n+l) 、 T2 (n+2) 、 T3 (n)、 T3 (n+l) 、 T3 (n+2) 、 T4 (n) 、 T5 (n) 、 T6 (n) 、 T7 (n) 、 T8 (n) 、 T9 (n) 、 T10 (n):晶体管 VDD :系统电压 VSS:参考电压 具体实施例方式为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。 图1是依照本专利技术实施例说明一种平面显示器的电路模块示意图。请参照图l，平 面显示器100包括显示面板110、源极驱动器120、栅极驱动器130以及电源供应电路140。 在正常操作期间NOP，电源供应电路140的系统电压端稳定地提供高准位Vgh的系统电压 VDD，而电源供应电路140的参考电压端则稳定地提供低准位Vgl的参考电压VSS(例如接 地电压或负电压)，以提供平面显示器100内部各组件(例如栅极驱动器130)所需的操作 电能。 显示面板110具有多条栅极线(未绘示)。栅极驱动器130具有多个移位缓存 器、多个第一晶体管以及多个电容。于图1中是以移位缓存器SR(n)与SR(n+m)表示多个 移位缓存器，而以晶体管Tl(n)与Tl(n+m)表示多个第一晶体管。于本实施例中，晶体管 Tl (n) T1 (n+m)均为N通道金属氧化物半导体(N-cha騰l metal oxide semiconductor, NM0S)晶体管。 在图1中是以电容C(n)与C(n+m)表示多个电容。其中，虽然图1绘示了多个电 容C(n) C(n+m)，然而电容C(n) C(n+m)可以由单一电容所置换。也就是说，将此单一 电容的第一端耦接至这些第一晶体管Tl(n) Tl(n+m)的控制端，而此单一电容的第二端 耦接至电源供应电路140的参考电压VSS，其效果等同于电容C (n) C (n+m)。 应用本实施例者可以视其设计需求而以任何方式实现移位缓存器SR(n) SR (n+m)。例如，本文档来自技高网...

【技术保护点】
一种平面显示器，其特征在于，所述的平面显示器包括：一显示面板，具有多条栅极线；一电源供应电路，具有一系统电压端与一参考电压端，其中所述电源供应电路在一关机期间，拉升所述参考电压端的电压；一移位缓存器串，其由所述电源供应电路的所述系统电压端与所述参考电压端所供电，其中所述移位缓存器串包含相互串接的多个移位缓存器，所述移位缓存器的输出端以一对一方式耦接至所述栅极线；多个第一晶体管，其第一端以一对一方式耦接至所述移位缓存器的输出端，所述第一晶体管的第二端耦接至所述电源供应电路；以及一电容，其第一端耦接至所述第一晶体管的控制端，所述电容的第二端耦接至所述电源供应电路的所述参考电压端。

【技术特征摘要】

【专利技术属性】
技术研发人员：邱振伦，李豪捷，廖一遂，陈建良，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]