通用一型低功耗上升沿同步加计数器电路制造技术

本技术的实施例提供了通用一型低功耗上升沿同步加计数器电路，包括若干个一类寄存器、1个二类寄存器、1个比较器和1个与门，每个寄存器包括时钟信号输入端、数据输入端、正向数据输出端和反向数据输出端；其中，所述一类寄存器中各个寄存器的反向数据输出端的输出结果反馈到各自寄存器的数据输入端；所述一类寄存器中除最高位计数器对应的寄存器以外的其他寄存器的正向数据输出端的输出数据通过与非门后输出到或门，或门的输出结果输入到当前寄存器的下一级寄存器的时钟信号输入端。通过同步复位的方式控制计数器在任意计数值时可以返回到初始值，使得应用场景得到很大的拓展，解决现有计数低功耗同步计数器不能设定任意翻转门限值的问题。

【技术实现步骤摘要】

本技术的实施例一般涉及低功耗同步计数器领域，并且更具体地，涉及通用一型低功耗上升沿同步加计数器电路。

技术介绍

1、随着国内集成电路行业的蓬勃的发展，各家集成电路设计公司、大学、科研机构的部门设计出了各种用途的专用芯片。且也大量使用fpga芯片对各个芯片进行原型验证，也有大量使用fpga做出一些实用的系统用于生活各个方面。asic芯片和fpga芯片的设计都离不开计数器，计数器是设计集成电路的基本单元，其在芯片或fpga的代码设计经常被使用到。异步计数器功耗虽然低，但其延时主机传递，性能不好。实际使用不是很广泛。同步计数器在asic和fpga中普遍使用到。

2、目前asic设计中普遍使用的计数器是普通同步计数器。然而由于普通同步计数器每位的寄存器有共同的时钟，每个寄存器在每个时钟的边沿都会产生动态功耗，因此功耗较大。而低功耗同步计数器，其采用时钟门控的方法节省功耗。即关闭不需要翻转的寄存器的时钟。其特点是：

3、1)复位后，计数器回到初值。

4、2)每位寄存器的输出取反输入到输入d端。

5、3)最低位寄存器的时本文档来自技高网...

【技术保护点】

1.一种通用一型低功耗上升沿同步加计数器电路，其特征在于，包括：若干个一类寄存器、1个二类寄存器、1个比较器和1个与门，每个寄存器包括时钟信号输入端、数据输入端、正向数据输出端和反向数据输出端；其中，所述一类寄存器中各个寄存器的反向数据输出端的输出结果反馈到各自寄存器的数据输入端；所述一类寄存器中除最高位计数器对应的寄存器以外的其他寄存器的正向数据输出端的输出数据通过与非门后输出到或门，或门的输出结果输入到当前寄存器的下一级寄存器的时钟信号输入端；

2.根据权利要求1所述的通用一型低功耗上升沿同步加计数器电路，其特征在于，所述一类寄存器按照计数器的位数高低依次排序。

<...

【技术特征摘要】

1.一种通用一型低功耗上升沿同步加计数器电路，其特征在于，包括：若干个一类寄存器、1个二类寄存器、1个比较器和1个与门，每个寄存器包括时钟信号输入端、数据输入端、正向数据输出端和反向数据输出端；其中，所述一类寄存器中各个寄存器的反向数据输出端的输出结果反馈到各自寄存器的数据输入端；所述一类寄存器中除最高位计数器对应的寄存器以外的其他寄存器的正向数据输出端的输出数据通过与非门后输出到或门，或门的输出结果输入到当前寄存器的下一级寄存器的时钟信号输入端；

2.根据权利要求1所述的通用一型低功耗上升沿同步加计数器电路，其特征在于，所述一类寄存器按照计数器的位数高低依次排序。

3.根据权利要求1所述的通用一型低功耗上升沿同步加计数器电路，其特征在于，所述比较器设置门限值，所述比较器的输入端输入比较数据，所述比较数据与所述门限值进行比较，若所述比较数据小于所...

【专利技术属性】
技术研发人员：何德鹏，张建平，
申请(专利权)人：华大恒芯科技有限公司，
类型：新型
国别省市：