改善高压和中压器件可靠性的工艺集成方法技术

本发明专利技术提供一种改善高压和中压器件可靠性的工艺集成方法，提供衬底，在衬底上形成有浅沟槽隔离以定义出低压器件、中压器件、高压器件的有源区；在衬底上形成覆盖第一至三栅极叠层结构的第一侧墙材料层，在第一侧墙材料层上形成额外侧墙材料层，形成覆盖额外侧墙材料层的第一光刻胶层，光刻打开低压区域上的第一光刻胶层，去除低压区域上的额外侧墙材料层，去除剩余的第一光刻胶层；回刻蚀第一侧墙材料层，使得第一侧墙材料层保留在第一栅极叠层结构的侧壁。本发明专利技术形成的额外侧墙材料层可作为高压器件间隙区域的保护层，防止后续工艺引起高压器件的栅极介电层损伤；同时该额外侧墙材料层增加了中压器件区域的侧墙宽度降低了GIDL漏电。

【技术实现步骤摘要】

本专利技术涉及半导体，特别是涉及一种改善高压和中压器件可靠性的工艺集成方法。

技术介绍

1、在28nm技术节点的高k金属栅平台开发hv(高压)和mv(中压)器件工艺已成为28nm技术节点的高压显示驱动的主流解决方案。当前28nm技术节点的高压平台为金属栅结构，主要有以下挑战：

2、高压器件尺寸大，会额外增加slot(间隙)来防止金属栅研磨的dishing(下凹)，但是slot引入后，后续工艺容易造成高压器件栅氧化层损伤，引起可靠性问题。

3、由于28nm技术节点的高k金属栅lv(低压)器件侧墙宽度限制，会造成8v中压器件gidl漏电。

4、为解决上述问题，需要提出一种新型的改善高压和中压器件可靠性的工艺集成方法。

技术实现思路

1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种改善高压和中压器件可靠性的工艺集成方法，用于解决现有技术中高压器件尺寸大，会额外增加slot(间隙)来防止金属栅研磨的dishing(下凹)，但是slot引入后，后续工艺容易造成高压器件栅氧本文档来自技高网...

【技术保护点】

1.一种改善高压和中压器件可靠性的工艺集成方法，其特征在于，至少包括：

2.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中的所述衬底为硅衬底。

3.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中的所述第一至三栅极叠层结构均由自下而上的栅极介电层、栅极多晶硅层、硬掩膜层组成。

4.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中的所述硬掩膜层包括氮化硅硬掩膜层以及形成于所述氮化硅硬掩膜层上的氧化硅硬掩膜层。

5.根据权利要求1所述的改善高压和中...

【技术特征摘要】

1.一种改善高压和中压器件可靠性的工艺集成方法，其特征在于，至少包括：

2.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中的所述衬底为硅衬底。

3.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中的所述第一至三栅极叠层结构均由自下而上的栅极介电层、栅极多晶硅层、硬掩膜层组成。

4.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中的所述硬掩膜层包括氮化硅硬掩膜层以及形成于所述氮化硅硬掩膜层上的氧化硅硬掩膜层。

5.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中的所述有源区上还形成有所述中压器件、高压器件的轻掺杂漏，以及所述低压器件、中压器件、高压器件的掺杂阱。

6.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中的所述栅极介电层的材料为二氧化硅。

7.根据权利要求1所述的改善高压和中压器件可靠性的工艺集成方法，其特征在于：步骤一中所述低压器件、中压器件、高压器件的所述栅极介电层的厚度依次递增，且均由所述衬底的上表面向下方延伸。

8.根据权利要求1所...

【专利技术属性】
技术研发人员：王奇伟，单铎，张志刚，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：