【技术实现步骤摘要】
本专利技术属于半导体，尤其涉及一种改善屏蔽栅功率半导体器件ipo的工艺方法。
技术介绍
1、屏蔽栅沟槽(shield gate trench,sgt)功率半导体器件通过电荷耦合(chargecouple)作用实现了电荷平衡(charge balance)，从而降低了器件表面电场。与传统沟槽型mosfet相比，在满足器件电压条件下降低了导通电阻(rdson)和反向电容(crss),使器件具有更低的导通和开关损耗。
2、sgt功率半导体器件在制备过程中一个关键工艺就是多晶硅间隔氧化层(interpoly oxide，ipo)的形成。在正常的制备过程中，多数采用高密度等离子体(high densityplasma，hdp)填充的方式完成，但这种工艺对于器件结构的深宽比有一定的要求，随着技术的不断更新，器件结构越来越小，深宽比越来越大，现有的工艺技术已经无法满足hdp填充需求。
3、本专利技术旨在通过采用一种新型的工艺，降低hdp填充时的深宽比，从而满足器件开发过程中的工艺需求。
技术实现思路
【技术保护点】
1.一种改善屏蔽栅功率半导体器件IPO的工艺方法，其特征在于，包括：
2.根据权利要求1所述的工艺方法，其特征在于，所述屏蔽栅多晶硅的上表面距离外延层表面为1.0～1.5μm。
3.根据权利要求2所述的工艺方法，其特征在于，所述在所述屏蔽栅多晶硅上方形成隔离氧化层，同时去除阻挡层，具体为：
4.一种屏蔽栅功率半导体器件，其特征在于，采用权利要求1-3任一项所述的工艺方法制作而成。
【技术特征摘要】
1.一种改善屏蔽栅功率半导体器件ipo的工艺方法，其特征在于，包括：
2.根据权利要求1所述的工艺方法，其特征在于，所述屏蔽栅多晶硅的上表面距离外延层表面为1.0～1.5μm。
3.根据...
【专利技术属性】
技术研发人员：刘科科，钟义栋，董云，
申请(专利权)人：中晶新源上海半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。