一种改善沟槽型SiC VDMOSFET器件漏源击穿电压结构制造技术

本发明专利技术涉及沟槽型SiC VDMOSFET器件技术领域，且公开了一种改善沟槽型SiC VDMOSFET器件漏源击穿电压结构，包括源极和金属栅极，N+衬底基片的上表面有缓冲层，缓冲层的上表面生长一层碳化硅N‑漂移区，碳化硅N‑漂移区的内部通过干法刻蚀技术刻蚀有P‑体区，P‑体区的内部具有沟槽，沟槽内淀积金属栅极，金属栅极外表面包裹有氧化绝缘层，碳化硅N‑漂移区的内部离子注入形成P‑体区，P‑体区的上方有N+区；P型掺杂能够向半导体材料中引入带正电荷的杂质，使导电类型由但载流子变成双载流子，通过在半导体材料中注入P型掺杂层，可以提供更好的电子控制和更低的电阻，从而改善器件的性能和效率，还可以减少电荷在器件中的扩散，并提高器件的速度和可靠性。

【技术实现步骤摘要】

本专利技术涉及沟槽型sic vdmosfet器件，更具体的公开了一种改善沟槽型sic vdmosfet器件漏源击穿电压结构。

技术介绍

1、在70、80年代，用于大功率的硅mosfet采用的大都是垂直导电路径和平面栅型结构，到90年代硅mosfet转而开始使用“挖沟槽”来提高效率。沟槽栅结构是一种改进的技术，指在芯片表面形成的凹槽的侧壁上形成mosfet栅极的一种结构。沟槽栅的特征电阻比平面栅要小，与平面栅相比，沟槽栅mosfet消除了jfet区，因此不存在jfet电阻，少一个电阻。半导体发展至今，无论是从结构和加工技术多方面都发生了很多的改进，半导体器件的规格在不断的缩小，芯片的集成度也在不断提升，工艺制程从90nm、65nm、45nm、32nm、22nm、14nm、10nm、到现在的7nm(对应都是mos管栅长)，目前也有了很多实验室在进行一些更小尺寸的研究。

2、在sic mosfet不断发展的进程中，沟槽型sic vdmosfet器件在高功率和高温环境下广泛应用。但在一些特定条件下容易出现漏源击穿问题，降低了器件的可靠性。为了克服这一问本文档来自技高网...

【技术保护点】

1.一种改善沟槽型SiC VDMOSFET器件漏源击穿电压结构，包括源极(1)和金属栅极(3)，其特征在于：所述N+衬底基片(10)的上表面有缓冲层(11)，所述缓冲层(11)的上表面生长一层碳化硅N-漂移区(12)，所述碳化硅N-漂移区(12)的内部通过干法刻蚀技术刻蚀有P-体区(5)，所述P-体区(5)的上方具有沟槽(16)，所述沟槽(16)内淀积有所述金属栅极(3)，所述金属栅极(3)的外表面包裹隔绝有氧化绝缘层(2)，所述碳化硅N-漂移区(12)的内部离子注入形成有P-体区(5)，所述P-体区(5)的上方通过离子注入形成有N+区(18)，所述N+区(18)的一侧离子注入形成有P+...

【技术特征摘要】

1.一种改善沟槽型sic vdmosfet器件漏源击穿电压结构，包括源极(1)和金属栅极(3)，其特征在于：所述n+衬底基片(10)的上表面有缓冲层(11)，所述缓冲层(11)的上表面生长一层碳化硅n-漂移区(12)，所述碳化硅n-漂移区(12)的内部通过干法刻蚀技术刻蚀有p-体区(5)，所述p-体区(5)的上方具有沟槽(16)，所述沟槽(16)内淀积有所述金属栅极(3)，所述金属栅极(3)的外表面包裹隔绝有氧化绝缘层(2)，所述碳化硅n-漂移区(12)的内部离子注入形成有p-体区(5)，所述p-体区(5)的上方通过离子注入形成有n+区(18)，所述n+区(18)的一侧离子注入形成有p+区(15)，所述碳化硅n-漂移区(12)的内部两侧还具有p型掺杂层(13)，所述p型掺杂层(13)的上方通过离子注入形成有p-连接(14)，所述p-连接(14)通过p型掺杂物与上方的所述p+区(15)连接在一起，所述p-体区(5)的下方有隔离层(8)，所述碳化硅n-漂移区(12)的内部通过离子注入埋入形成多个p+注入区(7)，多个所述p+注入区(7)与所述沟槽(16)和部分所述金属栅极(3)形成...

【专利技术属性】
技术研发人员：许一力，
申请(专利权)人：杭州谱析光晶半导体科技有限公司，
类型：发明
国别省市：