存储芯片并行测试系统及方法技术方案

本发明专利技术公开了一种存储芯片并行测试系统及方法，该系统包括：主控芯片，包括多个内核、多个测试接口，每个测试接口与一个存储芯片连接，每个内核用于通过一个测试接口对一个存储芯片进行测试；多个内核中的一个内核作为主控内核，主控内核与上位机通信，用于接收上位机的指令对连接的存储芯片进行测试，并通知其他内核对连接的存储芯片进行测试，以及向上位机传输对每个存储芯片的测试进度及测试故障信息；主控内核还分别与电源芯片和状态灯连接，用于控制电源芯片输出测试存储芯片所需的供电电压并采集各存储芯片的测试信息，以及控制状态灯指示存储芯片测试故障以及软件运行状态。本发明专利技术可提高存储芯片的测试效率，降低测试成本。

【技术实现步骤摘要】

本专利技术属于芯片测试领域，更具体地，涉及一种存储芯片并行测试系统及方法。

技术介绍

1、存储芯片的可靠性测试需要对存储芯片执行10万次的擦除耐久循环如果需要测试多颗芯片，将耗费大量时间。现有方案采用一个主控芯片对多个存储芯片进行串行测试，即按顺序逐一进行，同一时刻只能测试一个存储芯片，测试效率低。因此需要一种并行测试方法，能够同时对多颗存储芯片进行测试，提高存储芯片测试效率，节省成本。

2、公开于本专利技术
技术介绍
部分的信息仅仅旨在加深对本专利技术的一般
技术介绍
的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

技术实现思路

1、本专利技术的目的是提出一种存储芯片并行测试系统及方法，实现提高测试效率，降低系统成本。

2、为实现上述目的，第一方面，本专利技术提出了一种存储芯片并行测试系统，包括：主控芯片、上位机、电源芯片和状态灯；

3、所述主控芯片包括多个内核以及与多个内核一一对应的多个测试接口，每个测试接口与一个待测试的存储芯片连接，本文档来自技高网...

【技术保护点】

1.一种存储芯片并行测试系统，其特征在于，包括：主控芯片、上位机、电源芯片和状态灯；

2.根据权利要求1所述的存储芯片并行测试系统，其特征在于，所述主控芯片设有外部通信接口、电源芯片接口以及状态灯接口；

3.根据权利要求2所述的存储芯片并行测试系统，其特征在于，所述外部通信接口为CAN接口或以太网接口。

4.根据权利要求2所述的存储芯片并行测试系统，其特征在于，所述电源芯片接口为IIC接口，所述状态灯接口为IO接口。

5.根据权利要求1所述的存储芯片并行测试系统，其特征在于，所述主控内核和其余每个内核均内置有存储芯片测试模块，所述主控内核还...

【技术特征摘要】

1.一种存储芯片并行测试系统，其特征在于，包括：主控芯片、上位机、电源芯片和状态灯；

2.根据权利要求1所述的存储芯片并行测试系统，其特征在于，所述主控芯片设有外部通信接口、电源芯片接口以及状态灯接口；

3.根据权利要求2所述的存储芯片并行测试系统，其特征在于，所述外部通信接口为can接口或以太网接口。

4.根据权利要求2所述的存储芯片并行测试系统，其特征在于，所述电源芯片接口为iic接口，所述状态灯接口为io接口。

5.根据权利要求1所述的存储芯片并行测试系统，其特征在于，所述主控内核和其余每个内核均内置有存储芯片测试模块，所述主控内核还内置有存储芯片供电设置模块、状态灯指示模块、测试进度及故障数据传输模块以及存储芯片电流监测模块。

6.一种存储芯片并行测试方法，应用于权利要求1-5任意一项所述的一种存储芯片并行测试系统，其特征在于，所述测试方法包括...

【专利技术属性】
技术研发人员：雷黎丽，侯越，王小强，贾文伟，
申请(专利权)人：北京国家新能源汽车技术创新中心有限公司，
类型：发明
国别省市：