半导体结构及其制备方法技术

本公开涉及一种半导体结构及其制备方法。所述半导体结构包括衬底以及设置于衬底上的电容堆叠单元。电容堆叠单元包括：相对嵌合的第一梳状上电极和第二梳状上电极、第一介电层、第二介电层和多个下电极。第一梳状上电极和第二梳状上电极的梳齿状电极板均沿竖直方向间隔排列，且第一梳状上电极的梳齿状电极板和第二梳状上电极的梳齿状电极板之间具有第一间隔。多个下电极分别位于第一间隔内的第一介电层和第二介电层之间，且一个下电极位于第一梳状上电极的一个梳齿状电极板和第二梳状上电极的两个梳齿状电极板之间。本公开可以简化工艺，并提升单位面积的存储容量，以及减少寄生电容。

【技术实现步骤摘要】

本公开涉及半导体，特别是涉及一种半导体结构及其制备方法。

技术介绍

1、随着集成电路制程的快速发展，对半导体产品的集成度的要求越来越高。相较于二维动态随机存取存储器(2d-dynamic random access memory，2d-dram)而言，在采用1t1c(一个晶体管和一个电容器)结构的3d-dram中，往往需要采用硅材料作为电容器的支撑框架，以承载支撑各电容器。

2、然而，于3d-dram中制备硅材料支撑框架，不仅工艺复杂，还容易因硅材料支撑框架在3d-dram中的空间占用，造成电容器中极板面积的损失，从而不利于提升3d-dram的存储容量。并且，硅材料支撑框架承载支撑各电容器，还容易带来较大的寄生电容。

3、因此，如何提供一种工艺简单且能有效提升存储容量的3d-dram，是当前亟需解决的问题。

技术实现思路

1、基于此，本公开实施例提供了一种半导体结构及其制备方法，可以简化工艺，有效提升半导体结构中单位面积的存储容量，并减少寄生电容。

2、一方面，本公开一些实本文档来自技高网...

【技术保护点】

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述下电极包括：分别平行于所述衬底表面的第一部分和第二部分，以及连接所述第一部分和第二部分的第三部分；其中，所述第一部分和所述第二部分位于所述第一梳状上电极的梳齿状电极板沿所述竖直方向上的两侧；所述第三部分位于所述第二梳状上电极的梳齿状电极板之间，且位于所述第一梳状上电极的梳齿状电极板朝向所述第二梳状上电极的梳把状连接板的一侧；

3.根据权利要求2所述的半导体结构，其特征在于，所述介电保护层的材料包括：氮化硅或二氧化钛。

4.根据权利要求1所述的半导体结构，其特征在...

【技术特征摘要】

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述下电极包括：分别平行于所述衬底表面的第一部分和第二部分，以及连接所述第一部分和第二部分的第三部分；其中，所述第一部分和所述第二部分位于所述第一梳状上电极的梳齿状电极板沿所述竖直方向上的两侧；所述第三部分位于所述第二梳状上电极的梳齿状电极板之间，且位于所述第一梳状上电极的梳齿状电极板朝向所述第二梳状上电极的梳把状连接板的一侧；

3.根据权利要求2所述的半导体结构，其特征在于，所述介电保护层的材料包括：氮化硅或二氧化钛。

4.根据权利要求1所述的半导体结构，其特征在于，所述电容堆叠单元的数量为多个；所述半导体结构还包括：

5.根据权利要求4所述的半导体结构，其特征在于，相邻两个所述电容堆叠单元以所述第一接触结构为中心对称设置，且两个所述电容堆叠单元的所述第二介电层的底部互连，两个所述电容堆叠单元的所述第二梳状上电极的底部互连；其中，

6.根据权利要求4所述的半导体结构，其特征在于，所述第一接触结构及与所述第一接触结构连接的两个所述电容堆叠单元构成电容堆叠结构；所述电容堆叠结构的数量为多个；

7.根据权利要求6所述的半导体结构，其特征在于，所述第一接触结构和所述第二接触结构的材料包括多晶硅。

8.一种半导体结构的制备方法，其特征在于，包括：

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述于所述衬底上形成沿竖直方向上间隔...

【专利技术属性】
技术研发人员：李晓杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：