【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种控制电路、控制方法和存储器。
技术介绍
1、动态随机存取存储器(dynamic random access memory，dram)存在省电模式(power down mode)，在接收到省电模式进入信号后，存储器会进入省电模式，在省电模式下，存储器中的很多电路都停止工作，整体处于低功耗的状态；在接收到省电模式退出信号后，存储器会退出省电模式，恢复正常工作状态。然而，在存在命令/地址反向的情况下，电路可能会存在无法正常译码得到省电模式退出信号的问题。
技术实现思路
1、本公开实施例提供了一种控制电路、控制方法和存储器。
2、第一方面，本公开实施例提供了一种控制电路，包括：
3、输入控制模块，用于接收命令/地址控制信号和命令/地址反向信号，根据所述命令/地址控制信号和所述命令/地址反向信号，生成第一驱动控制信号和第二驱动控制信号；
4、输入处理模块，用于接收所述命令/地址控制信号、所述第一驱动控制信号和所述第二驱动控制信号，在...
【技术保护点】
1.一种控制电路，其特征在于，包括：
2.根据权利要求1所述的控制电路，其特征在于，
3.根据权利要求2所述的控制电路，其特征在于，所述输入处理模块包括输入缓冲模块和驱动模块；所述输入缓冲模块的输出端和所述驱动模块的输出端连接作为所述输入处理模块的输出端，并与所述逻辑译码模块连接；其中：
4.根据权利要求3所述的控制电路，其特征在于，所述驱动模块包括上拉模块和下拉模块，其中：
5.根据权利要求3所述的控制电路，其特征在于，所述外部命令/地址信号包括N比特外部命令/地址子信号，所述第一中间命令/地址信号包括N比特第一中间命...
【技术特征摘要】
1.一种控制电路，其特征在于，包括：
2.根据权利要求1所述的控制电路，其特征在于，
3.根据权利要求2所述的控制电路，其特征在于，所述输入处理模块包括输入缓冲模块和驱动模块；所述输入缓冲模块的输出端和所述驱动模块的输出端连接作为所述输入处理模块的输出端，并与所述逻辑译码模块连接；其中：
4.根据权利要求3所述的控制电路，其特征在于，所述驱动模块包括上拉模块和下拉模块，其中：
5.根据权利要求3所述的控制电路，其特征在于，所述外部命令/地址信号包括n比特外部命令/地址子信号，所述第一中间命令/地址信号包括n比特第一中间命令/地址子信号，n为正整数；其中：
6.根据权利要求4所述的控制电路，其特征在于，所述上拉模块包括第一p型晶体管，所述下拉模块包括第一n型晶体管，其中：
7.根据权利要求1至6任一项所述的控制电路，其特征在于，
8.根据权利要求1所述的控制电路，其特征在于，所述输入控制模块包括第一输入控制模块和第二输入控制模块，其中：
9.根据权利要求8所述的控制电路，其特征在于，所述第一输入控制模块包括第一逻辑模块和第一缓冲模块，所述第二输入控制模块包括第二逻辑模块和第二缓冲模块，其中：
10.根据权利要求9所述的控制电路，其特征在于，
11.根据权利要求9所述的控制电路，其特征在于，所述第一缓冲模块和所述第二缓冲模块均包括串联的偶数个第二非门。
12.根据权利要求1所述的控制电路，其特征在于，所述逻辑译码模块包括逻辑控制模块，所述逻辑控制模块的输入端和所述输入处理...
【专利技术属性】
技术研发人员：张志强，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。