【技术实现步骤摘要】
本申请涉及半导体存储器，尤其涉及一种控制电路和半导体存储器。
技术介绍
1、启用写入crc(cyclic redundancy check，循环冗余校验)自动禁用模式后，在crc错误次数达到crc自动禁用阈值时，ddr5 sdram在后续检查到crc错误时不会将alert_n(警示信号)驱动为低电平。
2、但是，由于dram内部的时间限制，对于达到crc自动禁用阈值后的第一个crc错误，dram可能仍然会将alert_n驱动为低电平，并且在满足crc警示脉冲最小间隔(crc alert_pw_min)时，alert_n可能被释放，从而产生额外的alert脉冲。
技术实现思路
1、本申请提供一种控制电路和半导体存储器，避免生成额外的警示脉冲。
2、第一方面，本申请提供一种控制电路，包括：数据输入输出模块，所述数据输入输出模块用于在crc数据校验失败后，生成crc警示信号，并在crc数据错误次数达到crc自动禁用阈值时，生成crc校验阻止信号；
3、所述cr...
【技术保护点】
1.一种控制电路，其特征在于，包括：
2.根据权利要求1所述的控制电路，其特征在于，所述数据输入输出模块包括：循环冗余校验模块；
3.根据权利要求2所述的控制电路，其特征在于，所述数据输入输出模块包括：警示信号控制模块，所述警示信号控制模块与所述循环冗余校验模块连接；
4.根据权利要求3所述的控制电路，其特征在于，所述数据输入输出模块包括：自动禁用阈值校验模块，所述自动禁用阈值校验模块与所述循环冗余校验模块连接；
5.根据权利要求4所述的控制电路，其特征在于，所述自动禁用阈值校验模块还用于在所述CRC数据错误次数达到CR...
【技术特征摘要】
1.一种控制电路，其特征在于，包括：
2.根据权利要求1所述的控制电路，其特征在于，所述数据输入输出模块包括：循环冗余校验模块；
3.根据权利要求2所述的控制电路，其特征在于，所述数据输入输出模块包括：警示信号控制模块，所述警示信号控制模块与所述循环冗余校验模块连接；
4.根据权利要求3所述的控制电路，其特征在于，所述数据输入输出模块包括：自动禁用阈值校验模块，所述自动禁用阈值校验模块与所述循环冗余校验模块连接；
5.根据权利要求4所述的控制电路，其特征在于，所述自动禁用阈值校验模块还用于在所述crc数据错误次数达到crc自动禁用阈值时，生成crc自动禁用状态更改信号。
6.根据权利要求5所述的控制电路，其特征在于，所述控制电路还包括：模式寄存器，所述模式寄存器与所述自动禁用阈值校验模块连接；
7.根据权利要求6所述的控制电路，其特征在于，所述模式寄存器包括：crc寄存器；
8.根据权利要求7所述的控制...
【专利技术属性】
技术研发人员：黄泽群，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。