延伸漏极型金属氧化物半导体晶体管及其制作方法技术

技术编号:41994577 阅读:21 留言:0更新日期:2024-07-12 12:20
本发明专利技术公开一种延伸漏极型金属氧化物半导体晶体管及其制作方法,其中该延伸漏极型金属氧化物半导体晶体管包含一基底,一栅极设置于基底上,一源极掺杂区设置于栅极一侧的基底中,一漏极掺杂区设置于栅极另一侧的基底中,一薄栅极介电层设置于栅极下方,一厚栅极介电层设置于栅极下方,其中厚栅极介电层由栅极下方延伸至接触漏极掺杂区,一第二导电型态第一阱区设置于基底中并且包围源极掺杂区和漏极掺杂区,一深阱区设置于基底中并且包围第二导电型态第一阱区。

【技术实现步骤摘要】

本专利技术涉及一种延伸漏极型金属氧化物半导体晶体管(extended drain metaloxide semiconductor transistor,edmos)及其制作方法,特别是涉及一种在栅极和漏极掺杂区之间设置厚栅极介电层的晶体管及其制作方法。


技术介绍

1、常见的高压元件中包含有垂直双扩散金属氧化物半导体、横向双扩散金属氧化物半导体晶体管元件以及延伸漏极型金属氧化物半导体晶体管。相较于横向双扩散金属氧化物半导体,延伸漏极型金属氧化物半导体具有相对较高的导通电阻(on resistance)并且横向双扩散金属氧化物半导体的制作工艺步骤较横向双扩散金属氧化物半导体少。

2、传统上在延伸漏极型金属氧化物半导体在漏极掺杂区和沟道(channel)之间设置有低掺杂浓度的漂移区,此漂移区是用来提升漏极掺杂区和沟道之间的击穿电压,随着产业发展与需求,半导体材料持续精进,对于延伸漏极型金属氧化物半导体的效能需要进一步提升。


技术实现思路

1、有鉴于此,本专利技术提供一种新的延伸漏极型金属氧化物半导体晶本文档来自技高网...

【技术保护点】

1.一种延伸漏极型金属氧化物半导体晶体管,包含:

2.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中整个该厚栅极介电层的上表面和该基底的上表面切齐。

3.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中整个该漏极掺杂区的上表面和该基底的上表面切齐。

4.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中该厚栅极介电层完全埋入于该基底中。

5.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中该薄栅极介电层设置于该基底的上表面之上,该厚栅极介电层设置于该基底的上表面之上。

6.如权利要求5所述的延伸漏...

【技术特征摘要】

1.一种延伸漏极型金属氧化物半导体晶体管,包含:

2.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中整个该厚栅极介电层的上表面和该基底的上表面切齐。

3.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中整个该漏极掺杂区的上表面和该基底的上表面切齐。

4.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中该厚栅极介电层完全埋入于该基底中。

5.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中该薄栅极介电层设置于该基底的上表面之上,该厚栅极介电层设置于该基底的上表面之上。

6.如权利要求5所述的延伸漏极型金属氧化物半导体晶体管,其中该栅极为多晶硅栅极。

7.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,其中该薄栅极介电层和该厚栅极介电层相连,并且该薄栅极介电层和该厚栅极介电层之间形成阶梯轮廓。

8.如权利要求1所述的延伸漏极型金属氧化物半导体晶体管,还包含;

9.如权利要求8所述的延伸漏极型金属氧化物半导体晶体管,还包含;

10.如权利要求9所述的延伸漏极型金属氧化物半...

【专利技术属性】
技术研发人员:黄良安蔡明桦李文芳郭晋佳韩蓉陈俊霖杨庆忠李年中
申请(专利权)人:联华电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1