【技术实现步骤摘要】
本专利技术属于微纳米器件，具体涉及一种用于实现3d垂直多层互连的二维半导体互补电路的方法。
技术介绍
1、集成电路制造技术一直遵循摩尔定律发展，在2纳米技术节点后硅基器件受制于物理极限，难以在器件平面内进一步微缩实现高性能。硅基逻辑器件通过在单晶晶面上通过微纳加工工艺制备，只能实现单层级制备，无法向上发展。在此背景下，二维材料得益于其独特的晶格结构以及在超薄尺寸下仍能保持高迁移率而引起了半导体行业广泛的研究兴趣。在二维材料纳米电子学中，垂直方向上的堆叠能力被视为其中最具吸引力的特性之一。原则上讲，二维材料可在垂直方向上堆叠无限层。这种自下而上的三维堆叠能力为后摩尔时代提供了一种继续缩小晶体管尺寸的替代方法。
2、尽管现代硅集成电路广泛采用了3d电极互连，但关键的逻辑门仍然局限于硅基底的表面，无法制备成多层。其他技术路径尝试将两个芯片面对面粘合，这需要超高精度的对准，而且在垂直维度空间的利用并不理想。与此同时，闪存存储器虽可通过由水平和垂直的位线/字线垂直堆垛成多层3d nand flash，但无法满足电路自由设计的需求。p>
3、近年来本文档来自技高网...
【技术保护点】
1.一种用于实现3D垂直多层互连的二维半导体互补电路的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种用于实现3D垂直多层互连的二维半导体互补电路的方法，其特征在于，所述二维层状半导体材料为MoS2、WSe2、MoSe2、GaTe、BP、MoTe2、In2Se3、ReS2中的一种或多种，其厚度为1~50 nm。
3.根据权利要求1所述的一种用于实现3D垂直多层互连的二维半导体互补电路的方法，其特征在于，所述高功函数二维层状绝缘体材料为CrOCl、VOCl3、CrSBr3、Cr2Ge2Te6、CrCl3中的一种或多种，其厚度为1 ~
【技术特征摘要】
1.一种用于实现3d垂直多层互连的二维半导体互补电路的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种用于实现3d垂直多层互连的二维半导体互补电路的方法，其特征在于，所述二维层状半导体材料为mos2、wse2、mose2、gate、bp、mote2、in2se3、res2中的一种或多种，其厚度为1~50 nm。
3.根据权利要求1所述的一种用于实现3d垂直多层互连的二维半导体互补电路的方法，其特征在于，所述高功函数二维层状绝缘体材料为crocl、vocl3、crsbr3、cr2ge2te6、crcl3中的一种或多种，其厚度为1 ~200 nm。
4.根据权利要求1所述的一种用于实现3d垂直多层互连的二维半导体互补电路的方法，其特征在于，所述介电层采用二维层状绝缘体材料或氧化物绝缘体材料。
5.根据权利要求1所述的一种用于实现3d垂直多层互连的二维半导体互补电路的方法，其特征在于，所述栅极、源漏电极采用导电材料。
6.据权利要求5所述的一种用于实现3d垂直多层互...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。