【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种半导体结构及其形成方法。
技术介绍
1、随着半导体技术的发展，半导体器件的尺寸持续减小。其中，对于cmos器件而言，尺寸的不断微缩减小了不同晶体管结构之间的间距。由于器件的工作空间有限，器件内电互连线的布线难度也随之增大，因此，实现可靠的电连接布线逐渐成为重要的研究课题。
2、为了解决上述难题，埋入式电源线(buried power rail)技术应运而生，该技术将电源线埋入衬底以及隔离介质层内，从而大幅节约了电连线的布线空间，降低了布线难度，减少了布线缺陷，改善了器件性能，并且使cmos技术节点的进一步微缩成为可能。
3、然而，在现有的埋入式电源线技术中，埋入式电源线的引入给整体器件带来较多的缺陷，且埋入式电源线的稳定性有待提升，导致器件性能受到影响。
技术实现思路
1、本专利技术解决的技术问题是，提供一种半导体结构及其形成方法，减少了埋入式电源线的缺陷，改善了埋入式电源线的形貌完整性，提高了器件性能。
2、为解决上述...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述埋入式电源线侧壁的刻蚀停止层。
3.如权利要求2所述的半导体结构，其特征在于，所述刻蚀停止层的材料包括无定形硅、氧化硅、氮化硅、碳氮氧硅化合物、氮氧硅化合物中的一种或多种组合。
4.一种半导体结构的形成方法，其特征在于，包括：
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述初始电源线的材料包括无定形硅、氧化硅、氮化硅、碳氮氧硅化合物、氮氧硅化合物中的一种或多种组合。
6.如权利要求4所述的半导体...
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述埋入式电源线侧壁的刻蚀停止层。
3.如权利要求2所述的半导体结构，其特征在于，所述刻蚀停止层的材料包括无定形硅、氧化硅、氮化硅、碳氮氧硅化合物、氮氧硅化合物中的一种或多种组合。
4.一种半导体结构的形成方法，其特征在于，包括：
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述初始电源线的材料包括无定形硅、氧化硅、氮化硅、碳氮氧硅化合物、氮氧硅化合物中的一种或多种组合。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述埋入式电源线的材料包括钨、钌或钴。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，所述衬底包括基底以及位于基底上的若干鳍部结构；所述半导体结构的形成方法还包括：在相邻所述鳍部结构之间形成隔离结构，所述隔离结构位于基底上。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述初始电源线的形成方法包括：在所述隔离结构以及衬底内形成初始沟槽；在所述初始沟槽内形成初始电源线，所述初始电源线顶部表面高于或齐平于基底表面，且所述初始电源线顶部表面低于隔离结构表面；对所述隔离结构的高度方向进行减薄，直至暴露出所述鳍部结构顶部表面，所述高度方向垂直于所述基底表面。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成所述初始电源线后，在对所述隔离结构进行减薄之前，还包括：在所述初始沟槽内的初始电源线上沉积覆盖层。
10.如权利要求4所述的半导体结构的形成方法，其特征在于，在形成所述埋入式电源线之后，在形成接触结构之前，还包括：在所述埋入式电源线上形成电源线插塞，所述埋入式电源线与接触结构通过电源线插塞实现电连接。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，图形化所述层间介质层的方法包括：在所述层间介质层上形成第一掩膜层，以所述第一掩膜层为掩膜，刻蚀所述层间介质层，在层间介质层内形成接触沟槽，所述接触沟槽暴露出所述器件结构表面；在所述接触沟槽内以及层间介质层上形成第二掩膜层，以所述第二掩膜层为掩膜，刻蚀所述初始电源线上的层间介质层，形成插塞通孔，所述插塞通孔暴露出所述初始电源线表面。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在形成所述埋入式电源线之后，在所述插塞通孔内形成所述电源线插塞；在形成所述电源线插塞之后，在所述接触沟槽内形成接触结构。
13.如权利要求...
【专利技术属性】
技术研发人员：谭程，张昕哲，司进，纪世良，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。