一种大扇出、低功耗双相不相干时钟驱动器制造技术

本发明专利技术公开了一种大扇出、低功耗双相不相干时钟驱动器，构成包括：与输入电源相接的，一个带缓冲器的ＣＭＯＳ驱动器的控制电路，一个带缓冲器的交叉耦合正反馈ＣＭＯＳ驱动器的控制电路；与两个控制电路输出相接的两个互不相干的输出驱动电路。本发明专利技术通过采用带缓冲器的ＣＭＯＳ驱动器和改进的交叉耦合正反馈ＣＭＯＳ驱动器的巧妙组合，构成了大扇出、低功耗双相不相干时钟驱动器。经过实测，本发明专利技术的驱动器可以保证每个信号有足够的驱动能力满足电路速度要求，对电路参数和工艺制造参数不敏感，要求不高，且工作稳定，可靠性强。具有易于制作、功耗低、工作状态稳定、可靠性强的特点。

【技术实现步骤摘要】

本专利技术涉及一种驱动电路，特别是一种用在CM0S(互补对称M0S) 集成电路中的驱动电路。
技术介绍
在大规模集成电路系统中， 一个信号源需要驱动多个负载的情况 是经常出现的。在CM0S (互补对称M0S)集成电路中，则经常需要从 一个时钟信号源产生两相不相干互补时钟，并驱动很大的负载。对于 大扇出CMOS驱动器来说，往往重点考虑电路的工作速度，而把功耗 放在相对次要的位置上，导致电路的优值〈功耗速度积〉指标较差。CMOS驱动器的功耗主要由对负载电容的充放电和驱动管之间的 直流功耗两部分组成。P二P直流+P充放电^Ki其中P充放电主要取决于电源工作电压，工作频率和负载电容，与 电路设计关系不大。Ps流是指输入信号在上升或下降过程中，两个驱 动管之间的直流导通电流。当负载电容d很大时，为保证工作速度， 两个驱动管必须设计得足够大，即驱动管的等效导通电阻很小。这使 得直流导通电流显著加大，电路优值指标变坏。通常的设计方法是增加缓冲器，做成带缓冲器的驱动器。在忽略 M0S器件二级效应和连线寄生效应的简单模型下，可以证明缓冲器的 驱动能力以等比级数增大是最优化的。这种方法在一定程度上缓和了 速度和功耗之间的矛盾，但各级缓冲器的信号变化过程中的直流功耗 依然存在。3有人提出了一种新的CMOS驱动器电路结构，即交叉耦合正反馈 CMOS驱动器。它在保证电路工作速度的同时，可消除大驱动管上的 直流功耗，从而使电路优值指标明显提高。该驱动器电路的工作原理 是利用交叉耦合正反馈的延迟时间，使得信号源Vi两状态改变时， QiSl Q2形成两相不交叠信号，两个驱动管之间没有同时导通，也就 根本消除了直流功耗。电路设计上，与非门和或非门取整个电路系统 的标准尺寸C;记r^Q7C,则两个反相器的驱动能力设计为AC，两 个M0S管的驱动能力再增加A倍为NC。该类型电路可以简单扩充为 双相互补驱动器。但是这类电路对电路参数和工艺制造参数十分敏 感，工作不稳定，可靠性有问题。
技术实现思路
本专利技术的目的在于，提供一种大扇出、低功耗双相不相干时钟驱 动器。这种驱动器既能保证每个信号有足够的驱动能力满足电路速度 要求，又对电路参数和工艺制造参数不敏感，工作稳定，可靠性强。为解决上述技术问题，本专利技术的技术方案如下。大扇出、低功耗双相不相干时钟驱动器的构成包括:与输入电源 相接的， 一个带缓冲器的CMOS驱动器的控制电路， 一个带缓冲器的 交叉耦合正反馈CMOS驱动器的控制电路；与两个控制电路输出相接 的两个互不相干的输出驱动电路。上述的大扇出、低功耗双相不相干时钟驱动器中，所述的带缓冲 器的CMOS驱动器的控制电路，缓冲器由延时线二构成；所述的带缓 冲器的交叉耦合正反馈CMOS驱动器的控制电路，缓冲器由二个延时 线一构成，分别接于交叉耦合正反馈CMOS驱动器的控制电路的正反 馈回路上。前述的大扇出、低功耗双相不相干时钟驱动器中，所述的延时线 一由CMOS管的寄生栅电容和串接的延时电阻组成的RC延时电路构成；所述的延时线二也由CMOS管的寄生栅电容和串接的延时电 阻组成的RC延时电路构成；延时线一和延时线二均为信号反相。前述的大扇出、低功耗双相不相干时钟驱动器中，延时线二的延 时时间比较好的是为3 5个标准门的延时；延时线一的延时时间比 较好的是为延时线二延时时间的3或3倍以上。前述的大扇出、低功耗双相不相干时钟驱动器中，与两个控制电 路输出相接的两个互不相干的输出驱动电路，与现有技术比较，本专利技术通过采用带缓冲器的CMOS驱动器和改 进的交叉耦合正反馈CMOS驱动器的巧妙组合，构成了大扇出、低功 耗双相不相干时钟驱动器。经过实测，本专利技术的驱动器可以保证每个 信号有足够的驱动能力满足电路速度要求，对电路参数和工艺制造参 数不敏感，要求不高，且工作稳定，可靠性强。具有易于制作、功耗 低、工作状态稳定、可靠性强的特点。附图说明图1是本专利技术的电路结构原理图； 图2是CMOS驱动器的工作原理图； 图3是CMOS驱动器的信号波形图； 图4是带缓冲器的CMOS驱动器电路原理图； 图5是交叉耦合正反馈CMOS驱动器电路原理图； 图6是交叉耦合正反馈CMOS驱动器扩充为双相互补驱动器的电 路原理图7是本专利技术的信号波形图。具体实施例方式实施例。普通的CM0S驱动器构造如图2所示，这种CM0S驱动 器的信号波形图如图3所示；改进后的带缓冲器的CMOS驱动器构造如图4所示；交叉耦合正反馈CMOS驱动器的构造如图5所示；将交 叉耦合正反馈CMOS驱动器扩充为双相互补驱动器的构造如图6所 示。大扇出、低功耗双相不相干时钟驱动器的构成如图1所示，相当 于是带缓冲器的CMOS驱动器和改进的交叉耦合正反馈CMOS驱动器 的组合。构成包括与输入电源相接的， 一个带缓冲器的CMOS驱动器 的控制电路， 一个带缓冲器的交叉耦合正反馈CMOS驱动器的控制电 路；与两个控制电路输出相接的两个互不相干的输出驱动电路。所述 的带缓冲器的CMOS驱动器的控制电路，缓冲器由延时线二构成；所 述的带缓冲器的交叉耦合正反馈CMOS驱动器的控制电路，缓冲器由 二个延时线一构成，分别接于交叉耦合正反馈CMOS驱动器的控制电 路的正反馈回路上。所述的延时线一由对应的CMOS管的寄生栅电 容和串接的延时电阻组成的RC延时电路构成；所述的延时线二也由 对应的CMOS管的寄生栅电容和串接的延时电阻组成的RC延时电 路构成；延时线一和延时线二均为信号反相。延时线二的延时时间比 较好的是为3 5个标准门的延时；延时线一的延时时间比较好的是 为延时线二延时时间的3或3倍以上。与两个控制电路输出相接的有 两个互不相干的输出驱动电路。从输出信号的波形可以看出(参见图 7)，大扇出、低功耗双相不相干时钟驱动器的输出信号非常理想。权利要求1、一种大扇出、低功耗双相不相干时钟驱动器，其特征在于，构成包括与输入电源相接的，一个带缓冲器的CMOS驱动器的控制电路，一个带缓冲器的交叉耦合正反馈CMOS驱动器的控制电路；与两个控制电路输出相接的两个互不相干的输出驱动电路。2、 根据权利要求1所述的大扇出、低功耗双相不相干时钟驱动 器，其特征在于所述的带缓冲器的CMOS驱动器的控制电路中，缓 冲器由延时线二构成；所述的带缓冲器的交叉耦合正反馈CMOS驱动 器的控制电路中，缓冲器由二个延时线一构成，分别接于交叉耦合正 反馈CMOS驱动器的控制电路的正反馈回路上。3、 根据权利要求2所述的大扇出、低功耗双相不相干时钟驱动 器，其特征在于所述的延时线一由CMOS管的寄生栅电容和串接 的延时电阻组成的RC延时电路构成；所述的延时线二也由CMOS 管的寄生栅电容和串接的延时电阻组成的RC延时电路构成；延时线 一和延时线二均为信号反相。4、 根据权利要求3所述的大扇出、低功耗双相不相干时钟驱动器，其特征在于延时线二的延时时间为3 5个标准门的延时；延时线一的延时时间为延时线二延时时间的3或3倍以上。5、 根据权利要求1至4任一权利所述的大扇出、低功耗双相不相干时钟驱动器，其特征在于与两个控制电路输出相接的两个互不相干的输出驱动电路。全文摘要本专利技术公开了一种大扇出、低功耗双相不相干时钟驱动器，构成包括与输入电源相接的，一个带缓冲器的CMO本文档来自技高网...

【技术保护点】
一种大扇出、低功耗双相不相干时钟驱动器，其特征在于，构成包括：与输入电源相接的，一个带缓冲器的ＣＭＯＳ驱动器的控制电路，一个带缓冲器的交叉耦合正反馈ＣＭＯＳ驱动器的控制电路；与两个控制电路输出相接的两个互不相干的输出驱动电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨栋毅，
申请(专利权)人：北京天一集成科技有限公司，
类型：发明
国别省市：11[中国|北京]