半导体集成电路的保护电路、其驱动方法及系统技术方案

本发明专利技术公开一种半导体集成电路的保护电路、其驱动方法及系统。浪涌保护电路包括：用于检测施加于半导体集成电路的浪涌的浪涌检测电路（１４）、和用于吸收浪涌的保护部件（１５）。所述保护部件连接在用于向半导体集成电路供给信号的信号端子和用于供给电源电压的电源端子之间。当电源电压不大于足以正常地操作半导体集成电路的电压、并且浪涌检测电路未检测到浪涌时，保护部件被设置在限流状态中。当电源电压不大于足以正常地操作半导体集成电路的电压、并且浪涌检测电路检测到浪涌时，保护部件被设置在非限流状态中。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路的保护电路及其驱动方法，特别地， 涉及保护半导体集成电路或包括多个半导体集成电路的系统以抵抗浪涌(against a surge )的1呆护电路、以及该^f呆护电路的马区动方法。
技术介绍
近来，环境问题在各种
中被关注，例如要求减少C02。 在这样的情况下，需要有在电气和电子装置中尽可能多地减少能耗的 技术。近来的电气和电子装置包括多个半导体集成电路(下文中称为 IC),并且因为上述减少能耗的目的，采用了不向不被使用的IC施 加电压源的技术。在许多应用中，对系统进行控制的控制IC被保持 在操作状态，而仅当需要时才向另一个IC供给电压源。假设控制IC 为IC2，另一个IC为IC1。用于半导体集成电路的传统已知的保护电路包括例如，如日本 专利申请公开No. H05-021714中^>开的利用PN结二极管的保护电 路、和如日本专利申请公开No. 2000-058666中公开的利用MOSFET 的阶跃恢复(snapback)特性的保护电路。图7示出了用于向两个IC， IC1和IC2,施加不同的电源电压 的传统系统连接。图7示出了其中PN结二极管被用作保护电路的例 子。当IC1和IC2的电源由各自的系统控制时，各自的系统的电源 电压的上升定时可能不能彼此一致。于是，电源电压中的一个可能较 早上升。在该情况下，例如，IC1的电源电压Vccl不^皮施加并处于 地电位(GND) 。 IC2的电源电压Vcc2已^皮施加。因此，来自IC2 的緩冲器输出处于高电平，即IC2输出电源电压Vcc2。此时，对IC1的保护二极管Dl施加电源电压Vcc2。也就是说，以正向对保护 二极管Dl施加至少几V的电压。因此，几安培的电流可流过保护二 极管Dl，从而热击穿保护二极管Dl。当保护二极管Dl被击穿时， 系统可能无法操作。图8示出了其中MOSFET被用作IC1的保护电路的系统连接的 例子。同样，在该情况下，由于在保护PMOSFET的背栅极(back gate)和漏极之间存在的寄生PN 二极管Dl，可出现类似的现象。 此外，大电流的流动可导致CMOS工艺中存在的PNPN结构被闩锁 (latch up )。为了防止过电流(excessive current)流过保护部件并防止可能 的闩锁，传统上采取下述措施。(1) 控制被施加于每一个IC的电源序列。(2) 在可对其施加等于或高于电源电压的电压的端子中放置串 联电阻器。然而，不利的是，(1)中的措施增加了系统成本，而(2)中的 措施不能被用于高速接口。
技术实现思路
本专利技术的目的是解决上述问题，并保持用以提供抵抗浪涌的保护 的能力。本专利技术提供一种用于保护半导体集成电路以抵抗浪涌的保护电 路，该保护电路包括用于检测施加于半导体集成电路的浪涌的浪涌 检测电路、和用于吸收该浪涌的保护部件，其中该保护部件连接在用 于向半导体集成电路供给信号的信号端子和用于供给电源电压的电源端子之间，当电源电压不大于足以正常地操作半导体集成电路的电 压、并且浪涌检测电路未检测到浪涌时，保护部件被设置在限流状态 中，当电源电压不大于足以正常地操作半导体集成电路的电压、并且 浪涌检测电路检测到浪涌时，保护部件被设置在非限流状态中。此外，本专利技术提供一种保护电路的驱动方法，该保护电路具有被布置在用于向半导体集成电路供给信号的信号端子和用于供给电源电 压的电源端子之间的保护部件，该保护部件吸收施加到半导体集成电 路的浪涌，其中，当电源电压不大于足以正常地操作半导体集成电路 的电压、并且浪涌检测电路未检测到浪涌时，保护部件被设置在限流 状态中，当电源电压不大于足以正常地操作半导体集成电路的电压、 并且浪涌检测电路检测到浪涌时，保护部件被设置在非限流状态中。此处使用的"浪涌"是指由静电产生的瞬态(transient)过电压 和瞬态过电流，不包括基于DC的过电压或过电流。浪涌的例子包括 对其假设来自人体的静电放电的人体模型、和对其假设来自设备的放 电的机器模型；在静电测试中使用所述模型。当本专利技术应用于^(吏用多个IC和多个电源的系统时，消除了控制 电源序列的需要。这还消除了提供用于限流的电阻器的需要，从而防 止高速操作被阻碍。因此，可保持用以提供抵抗浪涌的保护的能力。从结合附图对示例性实施例的下述描述，本专利技术的进一步的特征 将变得明显。附图说明图1是根据本专利技术的半导体集成电路的保护电路的示例性实施例 的框图。图2是根据本专利技术的第一例子中的半导体集成电路的保护电路的 电路图。图3是示出上述例子中的半导体集成电路的保护电路中的电流路 径的电路图。图4是示出上述例子中的半导体集成电路的保护电路中的电流路 径的电路图。图5是示出上述例子中的半导体集成电路的保护电路中的电流路 径的电路图。图6是根据本专利技术的半导体集成电路的保护电路的第二例子的框图。图7是示出传统半导体集成电路的保护电路的例子的系统连接图。图8是示出传统半导体集成电路的保护电路的另一个例子的系统 连接图。图9是包括本专利技术的保护电路的系统的示例图。 具体实施例方式将结合附图在下面详细描述本专利技术的示例性实施例。 图1是根据本专利技术的半导体集成电路的保护电路的示例性实施例 的框图。在图l中，电源焊盘(pad)(其用作电源端子)10连接至电源 (电源电压Vcc) 。 GND焊盘12被设置为系统的最低基准电压(此 处为GND)。焊盘11连接至浪涌检测电路14 (以用作信号端 子)。电源电压检测电路13连接在电源焊盘10和GND焊盘12之 间。电源电压检测电路13将电源电压检测信号输出至浪涌检测电路 14，该浪涌检测电路14检测当向内部电路(用作半导体集成电路) 施加静电时产生的浪涌。浪涌检测电路14连接至用作信号端子的焊盘(PAD) 11,并将 浪涌检测信号输出至电源侧保护部件15。电源侧保护部件15位于电 源焊盘10和焊盘11之间。GND侧保护部件16位于焊盘11和GND 焊盘之间。电源侧〗呆护部件15和GND侧4呆护部件16吸收施加于内 部电路(其用作半导体集成电路)的浪涌，以保护内部电路。例子1图2是根据本专利技术的第一例子中的半导体集成电路的保护电路的 电路图。在图2中，电源焊盘10连接至电源(电源电压Vcc)。 GND焊盘12被设置为系统的最低基准电压(此处为GND)。焊盘 11连接至浪涌检测电路14。电阻器以Rl、 R2、 R3和R4示出。电 容以Cl示出。NMOS晶体管以Ml、 M2和M4示出。PMOS晶体管以M3示出。电源电压检测电路13包括电阻器Rl和R2以及NMOS晶体管 Ml。检测浪涌的浪涌检测电路包括电容C1、电阻器R3和NMOS晶 体管M2。 PMOS晶体管M3和电阻器R4用作电源侧保护部件。 NMOS晶体管M4和电阻器R5用作地电位的GND侧保护部件。设置在电源电压检测电路13中的电阻器Rl的一端连接至电源 焊盘10。电阻器Rl的另一端连接至电阻器R2的一端，并连接至 NMOS晶体管Ml的栅极电极，而电阻器R2的另一端连接至GND 焊盘12。 NMOS晶体管Ml的源极电极和背栅极电极连接至GND。 如下所述，电源焊盘10的电压(电源电压)被电阻器Rl和R2划 分。所得电压被施加于NMOS晶体管Ml的栅极。接通NM本文档来自技高网...

【技术保护点】
一种用于保护半导体集成电路以抵抗浪涌的保护电路，包括：　浪涌检测电路，用于检测施加于所述半导体集成电路的浪涌；　保护部件，用于吸收所述浪涌，其中　所述保护部件连接在用于向所述半导体集成电路供给信号的信号端子和用于供给电源电 压的电源端子之间，以及　当所述电源电压不大于足以正常地操作所述半导体集成电路的电压、并且所述浪涌检测电路未检测到所述浪涌时，所述保护部件被设置在限流状态，以及　当所述电源电压不大于足以正常地操作所述半导体集成电路的电压、并且所述 浪涌检测电路检测到所述浪涌时，所述保护部件被设置在非限流状态。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中村博之，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]