一种微小化的半导体器件及其制备方法技术

本发明专利技术公开了一种功率半导体器件结构及其制备方法，用来减小元胞尺寸，特别的可以降低SiC MOSFET的导通电阻，同时改善沟槽栅氧化介质的强电场屏蔽效果。本发明专利技术能够实现对半导体器件电压阻断特性的改进，同时降低导通电阻。相比其他沟槽结构，V型沟槽的侧壁沟道迁移率更高11‑20方向；刻蚀的拐角更加平滑，迁移率影响更小；刻蚀的深度更小，刻蚀难度降低；横向尺寸可以做的更小，从而降低导通电阻；相对应的注入的深度要求可以更低，避免了在沟槽内注入；延伸进入体区的槽，虽然产生了一部分额外的沟道电阻，但是使得槽拐角位置强电场得到屏蔽，提高了栅极绝缘膜的可靠性；侧壁和槽底的体区部分共同作用，阈值电压可以做的更高，平衡刻蚀深度和元胞尺寸。

【技术实现步骤摘要】

本专利技术属于半导体功率器件制备，具体涉及一种微小化的半导体器件及其制备方法。

技术介绍

1、碳化硅(silicon carbide sic)晶体材料具有禁带宽度大、热导率高、电子饱和速度高、硬度大等特点，且碳化硅器件的加工工艺与硅器件相比在大多数步骤上都十分相似，特别是碳化硅可直接氧化形成氧化硅，这些特性使得碳化硅材料制备功率半导体器件十分具有吸引力。通过采用碳化硅作为材料的半导体器件能够具有高工作频率、高阻断电压、耐高温、低导通电阻等特性。

2、sic mosfet作为一种重要的开关型功率器件，兼备了硅mosfet的高频开关特性及硅igbt的高电压阻断和低导通损耗能力，且易于驱动控制，是sic功率器件领域内研究的重点。mosfet是根据设计的阈值电压，通过栅极电压控制沟道中的反型层实现传导或阻断电流的半导体器件。以导电沟道特征来区分，mosfet包括沿着半导体表面形成沟道区的平面栅极型mosfet，及沿着沟槽的壁表面形成沟道区的沟槽栅极型mosfet等。

3、相比平面栅极型mosfet，沟槽栅极型mosfet能够减少导通电阻，但本文档来自技高网...

【技术保护点】

1.一种微小化的半导体器件，其特征在于，包括，

2.如权利要求1所述的微小化的半导体器件，其特征在于，外延层(12)包括漂移区(16)、源极区(13)、体区(14)、深区域(15)，漂移区(16)设置在基底(11)上，体区(14)设置在漂移区(16)上背离基底(11)的一侧，源极区(13)设置在体区(14)上背离漂移区(16)的一侧，源极区(13)及体区(14)均设有相互连通的第一通孔，漂移区(16)上背离离基底(11)的一侧设置有第一开孔，第一通孔与第一开孔连通用于安装深区域(15)；

3.如权利要求1所述的微小化的半导体器件，其特征在于，所述衬底(10)由碳化...

【技术特征摘要】

1.一种微小化的半导体器件，其特征在于，包括，

2.如权利要求1所述的微小化的半导体器件，其特征在于，外延层(12)包括漂移区(16)、源极区(13)、体区(14)、深区域(15)，漂移区(16)设置在基底(11)上，体区(14)设置在漂移区(16)上背离基底(11)的一侧，源极区(13)设置在体区(14)上背离漂移区(16)的一侧，源极区(13)及体区(14)均设有相互连通的第一通孔，漂移区(16)上背离离基底(11)的一侧设置有第一开孔，第一通孔与第一开孔连通用于安装深区域(15)；

3.如权利要求1所述的微小化的半导体器件，其特征在于，所述衬底(10)由碳化硅制成。

4.如权利要求1所述的微小化的半导体器件，其特征在于，所述第一栅极绝缘膜(20)覆盖沟槽(17)的表面，并且与沟槽(17)的表面接触，第一栅极绝缘膜(20)的厚度为10nm～100nm。

5.如权利要求2所述的微...

【专利技术属性】
技术研发人员：查祎英，熊俊杰，赵伟哲，
申请(专利权)人：南京南瑞半导体有限公司，
类型：发明
国别省市：