芯片电源网络电压降的测量方法、装置和芯片制造方法及图纸

本发明专利技术提供一种芯片电源网络电压降的测量方法、装置和芯片，涉及集成电路技术领域，所述方法包括：获取芯片处于第一待机状态时对应的至少两组第一待机输出频率和第一待机输出电压，并基于至少两组第一待机输出频率和第一待机输出电压，确定芯片上待测区域对应的电压频率曲线；在芯片的外部供电电压不变的情况下，获取芯片中待测区域对应的实测频率；实测频率包括芯片处于重负载状态时对应的重负载测量频率，或者，重负载测量频率和芯片处于第二待机状态时对应的第二待机测量频率；基于实测频率和电压频率曲线，确定待测区域对应的电源网络的目标电压降。本发明专利技术可实现芯片上电源网络中电压降的高效、准确测量。

【技术实现步骤摘要】

本专利技术涉及集成电路，尤其涉及一种芯片电源网络电压降的测量方法、装置和芯片。

技术介绍

1、现代超大规模数字集成电路中包含大量的晶体管。在芯片处于重负载状态的情形下会产生较大的工作电流。由于芯片中的电源网络中存在电阻，较大的工作电流在芯片中的电源网络上会产生较大的电压降，电压降为芯片外部引脚或电源反馈焊球（feedbackball）至待观测区域晶体管之间的电压差。电压降导致到达待观测区域晶体管的电压值低于预设电压值，进而影响待观测区域晶体管的性能。为提高到达晶体管的电压，需确定芯片在重负载状态下电源网络对应的电压降。

2、现有技术中，一般通过采集数据构建电源网络模型，对电源网络的电压降进行估算，然而，估算值偏差较大，且电源网络模型构建周期较长，导致电压降的确定效率较低。

技术实现思路

1、本专利技术提供一种芯片电源网络电压降的测量方法、装置和芯片，用以解决现有技术中电源网络对应的电压降的估算值偏差较大且确定效率较低的缺陷，实现芯片上电源网络中电压降的高效、准确测量。

<p>2、本专利技术提本文档来自技高网...

【技术保护点】

1.一种芯片电源网络电压降的测量方法，其特征在于，包括：

2.根据权利要求1所述的芯片电源网络电压降的测量方法，其特征在于，在所述实测频率包括所述重负载测量频率的情况下，所述基于所述实测频率和所述电压频率曲线，确定所述待测区域对应的电源网络的目标电压降，包括：

3.根据权利要求1所述的芯片电源网络电压降的测量方法，其特征在于，在所述实测频率包括所述重负载测量频率和所述第二待机测量频率的情况下，所述基于所述实测频率和所述电压频率曲线，确定所述待测区域对应的电源网络的目标电压降，包括：

4.根据权利要求1所述的芯片电源网络电压降的测量方法，其特征在于，在所...

【技术特征摘要】

1.一种芯片电源网络电压降的测量方法，其特征在于，包括：

2.根据权利要求1所述的芯片电源网络电压降的测量方法，其特征在于，在所述实测频率包括所述重负载测量频率的情况下，所述基于所述实测频率和所述电压频率曲线，确定所述待测区域对应的电源网络的目标电压降，包括：

3.根据权利要求1所述的芯片电源网络电压降的测量方法，其特征在于，在所述实测频率包括所述重负载测量频率和所述第二待机测量频率的情况下，所述基于所述实测频率和所述电压频率曲线，确定所述待测区域对应的电源网络的目标电压降，包括：

4.根据权利要求1所述的芯片电源网络电压降的测量方法，其特征在于，在所述实测频率包括所述重负载测量频率和所述第二待机测量频率的情况下，所述基于所述实测频率和所述电压频率曲线，确定所述待测区域对应的电源网络的目标电压降，包括：

5.根据权利要求1-4任一项所述的芯片电源网络电压降的测量方法，其特征在于，所述基于所述至少两组第一待机输出频率和第一待机输出电压，确定所述芯片上待测区域对应的电压频率曲线，包括：

6.一种芯片电源网络电...

【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：上海壁仞科技股份有限公司，
类型：发明
国别省市：