一种定时器及微处理器的硬件延迟功能的实现方法、装置、介质制造方法及图纸

技术编号：41785807 阅读：17 留言：0更新日期：2024-06-24 20:14

本发明专利技术涉及芯片技术领域，具体是一种定时器及微处理器的硬件延迟功能的实现方法、装置、介质。本发明专利技术设有两个时钟源，一个是定时器内部时钟，一个是系统总线时钟，定时器内部时钟频率低于系统总线时钟频率。微处理器芯片正常工作时使用系统总线时钟，触发硬件延迟功能时，使用定时器内部时钟。在整个延迟的过程中，AHB和其他不需要的时钟都处于关闭状态，只有定时器内部一个频率较低的时钟处于打开状态，这样可以降低延迟过程中的功耗。本方法可以使得MCU在延迟期间进入睡眠模式，从而关闭绝大部分的系统时钟，大大减少功耗。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及芯片领域，例如涉及一种定时器及基于该定时器的硬件延迟功能的实现方法、装置、介质。

技术介绍

1、在当今的微处理器芯片中，微处理器的延迟功能大多是通过软件执行空闲指令或软件持续读取某一定时器的计数值来实现的，在延迟的过程中，大部分系统时钟没有关闭，芯片还在不断地执行指令，而这些指令对芯片真正要实现的功能来说意义不大，只会增加芯片本身的功耗。

2、需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、针对现有技术存在的缺陷，本专利技术提供一种定时器及基于该定时器的微处理器硬件延迟功能的实现方法、装置及介质，该方法可以使得mcu在延迟期间进入睡眠模式，从而关闭绝大部分的系统时钟，大大减少功耗。

2、为了解决所述技术问题，本专利技术采用的技术方案是：

3、一种定时器，本定时器集成在微处理器芯片内，用于微处理器芯片的硬件延迟，包括内部时钟发生模块、选择...

【技术保护点】

1.一种定时器，其特征在于：本定时器集成在微处理器芯片内，用于微处理器芯片的硬件延迟，包括内部时钟发生模块、选择器和计时器，内部时钟发生模块用于产生定时器内部时钟，选择器的输入端连接内部时钟发生模块产生的定时器内部时钟以及来自定时器外部的系统总线时钟，根据微处理器芯片的工作模式，选择器选择定时器内部时钟或者系统总线时钟作为输出，选择器的输出端连接计数器。

2.根据权利要求1所述的定时器，其特征在于：定时器内部时钟的频率为1000KHz的整数倍并低于系统总线时钟频率。

3.根据权利要求1所述的定时器，其特征在于：定位器为32位或者64位。