【技术实现步骤摘要】
【国外来华专利技术】
本公开整体涉及半导体器件领域，并且具体地涉及包含竖直半导体沟道与源极层之间的柱接触的接合三维存储器器件及其制造方法。
技术介绍
1、用于执行竖直nand串中的存储器单元的写入、读取和擦除操作的支持电路可由形成在与包含nand串的三维存储器器件相同的衬底上的互补金属氧化物半导体(cmos)器件提供。
技术实现思路
1、根据本公开的一个方面，提供了一种半导体结构，该半导体结构包括：存储器管芯，该存储器管芯接合到逻辑管芯，该存储器管芯包括：绝缘层和导电层的交替堆叠；半导体材料层，该半导体材料层位于该交替堆叠的远侧表面上，其中该半导体材料层距该逻辑管芯比该交替堆叠距该逻辑管芯更远；介电间隔物层，该介电间隔物层位于该半导体材料层的远侧表面上；存储器开口填充结构，该存储器开口填充结构位于该存储器开口中，其中该存储器开口填充结构中的每一者包括介电核心、具有包围该介电核心的中空部分和不包围该介电核心的柱部分的竖直半导体沟道、和存储器膜；和源极层，该源极层位于该介电间隔物层的远侧表面上方并且接触该竖直半导体
【技术保护点】
1.一种半导体结构，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其中所述柱部分具有比所述中空部分更高的掺杂物浓度。
3.根据权利要求1所述的半导体结构，其中所述柱部分具有比所述中空部分更大的晶粒大小。
4.根据权利要求1所述的半导体结构，其中所述存储器开口中的每一者具有包含锥形段的竖直横截面轮廓，使得所述存储器开口中的每一者在包括所述半导体材料层与所述介电间隔物层之间的界面的水平平面内具有比在包括所述半导体材料层与所述交替堆叠之间的界面的水平平面内更小的横向尺寸。
5.根据权利要求1所述的半导体结构，其中所...
【技术特征摘要】
【国外来华专利技术】
1.一种半导体结构，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其中所述柱部分具有比所述中空部分更高的掺杂物浓度。
3.根据权利要求1所述的半导体结构，其中所述柱部分具有比所述中空部分更大的晶粒大小。
4.根据权利要求1所述的半导体结构，其中所述存储器开口中的每一者具有包含锥形段的竖直横截面轮廓，使得所述存储器开口中的每一者在包括所述半导体材料层与所述介电间隔物层之间的界面的水平平面内具有比在包括所述半导体材料层与所述交替堆叠之间的界面的水平平面内更小的横向尺寸。
5.根据权利要求1所述的半导体结构，其中所述介电间隔物层距所述逻辑管芯比所述存储器开口填充结构的所述介电核心的任何部分距所述逻辑管芯更远。
6.根据权利要求1所述的半导体结构，其中：
7.根据权利要求1所述的半导体结构，其中：
8.根据权利要求1所述的半导体结构，其中：
9.根据权利要求8所述的半导体结构，其中：
10.根据权利要求1所述的半导体结构，其中：
11.根据权利要求1所述的半导体结构，其中所述竖直半导体沟道的所述柱部分中的每一者具有相应端部表面，所述相应端部表面接触所述...
【专利技术属性】
技术研发人员：翁照男，矢田信介，吉元谅，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。