【技术实现步骤摘要】
本公开的实施例涉及一种单片三维集成微处理器，及单片三维集成微处理器的操作方法和制备方法。
技术介绍
1、随着集成电路工艺节点的不断演进，物理尺寸的极限与“存储墙”成为了制约摩尔定律进一步延续的两个瓶颈问题。为进一步提高晶体管集成密度，延续摩尔定律，先进工艺与封装技术相继被提出。
2、例如，单片三维集成(monolithic 3d)是在晶体管层级进行三维堆叠的工艺技术，通过层间绝缘层以及其中的过孔在垂直方向堆叠晶体管和其他逻辑、存储器件，进一步提升单位面积的晶体管数目和数据通信效率。此外，基于单片三维集成的微处理器局部模块的电路架构相继被提出，并且国内外对于使用缓存模块作为微处理器存算架构的连接部分也有相关探索。
技术实现思路
1、本公开至少一实施例提供一种单片三维集成微处理器，包括逻辑/存内计算层、动态随机存储器层和互补场效应晶体管层，其中，逻辑/存内计算层包括逻辑电路和配置为执行矩阵乘法运算的存内计算电路；动态随机存储器层包括作为所述单片三维集成微处理器的内存的动态随机存储器件的阵列；以及互补场效应晶体管层被配置为执行逻辑控制、计算和缓存，其中，所述逻辑/存内计算层、所述动态随机存储器层以及所述互补场效应晶体管层之间彼此层叠，并且通过层间通孔相互通信连接。
2、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述逻辑电路为硅基半导体电路且配置为至少用于控制所述存内计算电路。
3、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所
4、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述忆阻器为阻变式存储器、相变存储器或磁性随机存储器。
5、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述动态随机存储器件为无电容动态随机存储器件。
6、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述互补场效应晶体管层包括彼此并列的第一部分和第二部分，所述第一部分包括逻辑控制电路、计算电路和缓冲电路，所述第二部分包括高速缓存。
7、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述第一部分包括彼此层叠的第一子层和第二子层，所述第一子层包括所述逻辑控制电路和所述计算电路，所述第二子层包括所述缓冲电路；所述第二部分包括彼此层叠的第三子层和第四子层，所述第三子层和所述第四子层分别包括至少一个存储体。
8、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述第三子层还包括用于全体存储体的译码与驱动电路。
9、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述计算电路配置为执行加法、比较、移位或存取运算。
10、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述缓冲电路包括多个寄存器，所述多个寄存器用于存储所述计算电路和所述逻辑/存内计算层的计算结果、所述高速缓存读取的数据或所述单片三维集成微处理器的指令。
11、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述互补场效应晶体管层包括垂直堆叠式互补场效应晶体管，所述互补场效应晶体管所包括的两个彼此堆叠的场效应晶体管共用栅极。
12、例如，在本公开至少一实施例提供的单片三维集成微处理器中，所述互补场效应晶体管中一个为cnt-fet而另一个为igzo-fet。
13、例如，本公开至少一实施例提供的单片三维集成微处理器还包括衬底，其中，所述逻辑/存内计算层形成在所述衬底上，所述动态随机存储器层形成在逻辑/存内计算层远离所述衬底的一侧并与所述逻辑/存内计算层层叠，所述互补场效应晶体管层形成在所述动态随机存储器层远离所述衬底的一侧并与所述动态随机存储器层层叠。
14、本公开至少一实施例还提供一种单片三维集成微处理器的操作方法，包括：通过所述逻辑/存内计算层中的存内计算电路执行矩阵乘法运算；使用动态随机存储器层作为所述单片三维集成微处理器的内存；以及通过所述互补场效应晶体管层执行逻辑控制、计算和缓存。
15、本公开至少一实施例还提供一种单片三维集成微处理器的制备方法，包括：制备逻辑/存内计算层,其中，所述逻辑/存内计算层包括逻辑电路和配置为执行矩阵乘法运算的存内计算电路；制备动态随机存储器层，其中，所述动态随机存储器层包括作为所述单片三维集成微处理器的内存的动态随机存储器件；以及制备互补场效应晶体管层，其中，所述互补场效应晶体管层被配置为执行逻辑控制、计算和存储，其中，所述逻辑层/存内计算层、所述动态随机存储器层以及所述互补式场效应晶体管层之间彼此层叠且通过层间通孔相互通信连接。
16、例如，在本公开至少一实施例提供的单片三维集成微处理器的制备方法中，制备所述存内计算电路、所述动态随机存储器层和所述互补场效应晶体管层晚于制备所述逻辑电路，以及所述存内计算电路、所述动态随机存储器层和所述互补场效应晶体管层的半导体制备工艺温度低于所述逻辑电路的半导体制备工艺温度。
本文档来自技高网...【技术保护点】
1.一种单片三维集成微处理器，包括：
2.如权利要求1所述的单片三维集成微处理器，其中，所述逻辑电路为硅基半导体电路且配置为至少用于控制所述存内计算电路。
3.如权利要求1所述的单片三维集成微处理器，其中，所述存内计算电路包括至少一个忆阻器阵列，所述忆阻器阵列包括多个排列为阵列的忆阻器。
4.如权利要求3所述的单片三维集成微处理器，其中，所述忆阻器为阻变式存储器、相变存储器或磁性随机存储器。
5.如权利要求1所述的单片三维集成微处理器，其中，所述动态随机存储器件为无电容动态随机存储器件。
6.如权利要求1所述的单片三维集成微处理器，其中，所述互补场效应晶体管层包括彼此并列的第一部分和第二部分，
7.如权利要求6所述的单片三维集成微处理器，其中，所述第一部分包括彼此层叠的第一子层和第二子层，所述第一子层包括所述逻辑控制电路和所述计算电路，所述第二子层包括所述缓冲电路；
8.如权利要求7所述的单片三维集成微处理器，其中，所述第三子层还包括用于全体存储体的译码与驱动电路。
9.如权利要求6所
10.如权利要求6所述的单片三维集成微处理器，其中，所述缓冲电路包括多个寄存器，所述多个寄存器用于存储所述计算电路和所述逻辑/存内计算层的中间与最终计算结果、所述高速缓存读取的数据或所述单片三维集成微处理器的指令。
11.如权利要求1所述的单片三维集成微处理器，其中，所述互补场效应晶体管层包括垂直堆叠式互补场效应晶体管，所述互补场效应晶体管所包括的两个彼此堆叠的场效应晶体管共用栅极。
12.如权利要求11所述的单片三维集成微处理器，其中，所述互补场效应晶体管中一个为CNT-FET而另一个为IGZO-FET。
13.如权利要求1所述的单片三维集成微处理器，还包括衬底，其中，所述逻辑/存内计算层形成在所述衬底上，
14.一种如权利要求1所述的单片三维集成微处理器的操作方法，包括：
15.一种单片三维集成微处理器的制备方法，包括：
16.如权利要求15所述的单片三维集成微处理器的制备方法，其中，制备所述存内计算电路、所述动态随机存储器层和所述互补场效应晶体管层晚于制备所述逻辑电路，以及
...【技术特征摘要】
1.一种单片三维集成微处理器，包括：
2.如权利要求1所述的单片三维集成微处理器，其中，所述逻辑电路为硅基半导体电路且配置为至少用于控制所述存内计算电路。
3.如权利要求1所述的单片三维集成微处理器，其中，所述存内计算电路包括至少一个忆阻器阵列，所述忆阻器阵列包括多个排列为阵列的忆阻器。
4.如权利要求3所述的单片三维集成微处理器，其中，所述忆阻器为阻变式存储器、相变存储器或磁性随机存储器。
5.如权利要求1所述的单片三维集成微处理器，其中，所述动态随机存储器件为无电容动态随机存储器件。
6.如权利要求1所述的单片三维集成微处理器，其中，所述互补场效应晶体管层包括彼此并列的第一部分和第二部分，
7.如权利要求6所述的单片三维集成微处理器，其中，所述第一部分包括彼此层叠的第一子层和第二子层，所述第一子层包括所述逻辑控制电路和所述计算电路，所述第二子层包括所述缓冲电路；
8.如权利要求7所述的单片三维集成微处理器，其中，所述第三子层还包括用于全体存储体的译码与驱动电路。
9.如权利要求6所述的单片三维集成微处理器，其中，所...
【专利技术属性】
技术研发人员：唐建石，樊易嘉，李怡均，高滨，吴华强，钱鹤，
申请(专利权)人：清华大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。