【技术实现步骤摘要】
本专利技术的实施例涉及一种半导体器件，更具体地说，尤其涉及一种包含晶体管单元的半导体器件及其相关制备方法。
技术介绍
1、功率晶体管，如高压金属氧化物半导体场效应晶体管(metal oxidesemiconductor field effect transistor,mosfet)，可在工业和消费电子设备中作为电源管理设备的电源开关元件，因此被广泛应用于电源管理领域。在绝大多数的大功率应用中，往往要求晶体管应具有高耐压、低导通电阻以及高功率处理能力。
技术实现思路
1、为了满足晶体管的大功率应用需求，本专利技术提供了一种包含晶体管单元的半导体器件及其相关制备方法，该半导体器件可承受高电场并具有较高的击穿电压和较低的导通电阻。
2、根据本专利技术的实施例，提出了一种半导体器件，包括：具有第一导电类型的衬底，所述衬底具有第一表面；具有第一导电类型的第一源区，置于临近/靠近衬底第二表面的部分区域中，所述第二表面与第一表面相对；具有第二导电类型的第一侧壁体区，置于第一源区的下方，所述第...
【技术保护点】
1.一种半导体器件，包括：
2.如权利要求1所述的半导体器件，其中衬底包括具有第一导电类型的外延层，以及具有第一导电类型的半导体层，其中外延层置于半导体层上方。
3.如权利要求2所述的半导体器件，其中半导体层包括具有第一导电类型的漏区，置于半导体器件的临近/靠近衬底的第一表面的部分区域。
4.如权利要求3所述的半导体器件，其中半导体层的漏区掺杂浓度高于外延层的外延掺杂浓度。
5.如权利要求1-3任一项所述的半导体器件，还包括：
6.如权利要求5所述的半导体器件，其中连接区置于第一源区的第一侧，且所述连接区的一...
【技术特征摘要】
1.一种半导体器件，包括：
2.如权利要求1所述的半导体器件，其中衬底包括具有第一导电类型的外延层，以及具有第一导电类型的半导体层，其中外延层置于半导体层上方。
3.如权利要求2所述的半导体器件，其中半导体层包括具有第一导电类型的漏区，置于半导体器件的临近/靠近衬底的第一表面的部分区域。
4.如权利要求3所述的半导体器件，其中半导体层的漏区掺杂浓度高于外延层的外延掺杂浓度。
5.如权利要求1-3任一项所述的半导体器件，还包括：
6.如权利要求5所述的半导体器件，其中连接区置于第一源区的第一侧，且所述连接区的一部分置于比体接触区底面更深的衬底中。
7.如权利要求5所述的半导体器件，其中连接区与体接触区物理接触。
8.如权利要求1-3任一项所述的半导体器件，其中连接区的连接区掺杂浓度高于第一侧壁体区的第一体区掺杂浓度。
9.如权利要求1-3任一项所述的半导体器件，其中连接区的连接区掺杂浓度高于第二源区的第二源区掺杂浓度。
10.如权利要求1-3任一项所述的半导体器件，其中连接区电学耦接于第一源区。
11.如权利要求1-3任一项所述的半导体器件，其中第一源区、第一侧壁体区和第二源区置于栅区的第一侧，并沿栅区的第一侧壁垂直排布。
12.如权利要求1-3任一项所述的半导体器件，其中连接区置于相邻栅区的第二侧，并沿相邻栅区的第二侧壁垂直向下延伸直至包裹住相邻栅区的第二底角。
13.如权利要求1-3任一项所述的半导体器件，其中栅区置于栅槽中，其中栅区包括覆盖于栅槽侧壁及底部的栅绝缘层以及填充栅槽的栅导电材料。
14.如权利要求13所述的半导体器件，其中栅绝缘层的栅绝缘层厚度范围为20nm到100nm。
15.如权利要求1-3任一项所述的半导体器件，其中半导体器件在第一侧壁体区中具有金属氧化物半导体场效应晶体管(metal oxide semiconductor field effecttransistor，mosfet)短沟道，其中mosfet短沟道的沟道宽度范围为0.1μm到0.8μm。
16.如权利要求1-3任一项所述的半导体器件，其中半导体器件的特征导通总电阻小于2.2mω*cm2。
17.如权利要求3所述的半导体器件，其中当施加在漏区和第一源区之间的漏源电压持续增大时，在关断状态下的半导体器件的第二源区保持未耗尽。
18.如权利要求1-3任一项所述的半导体器件，还包括：
19.如权利要求1-3任一项所述的半导体器件，还包括：
20.如权利要求19所述的半导体器件，其中第二侧壁体区从第二源区底面沿栅区的第一侧壁垂直向下延伸直至包裹栅区的第一底角。
21.如权利要求19所述的半导体器件，其中连接区与第二侧壁体区相隔有至少一部分的衬底。
22.如权利要求19所述的半导体器件，其中第一源区、第一侧壁体区、第二源区以及第二侧壁体区置于栅区的第一侧并沿栅区的第一侧壁垂直排布。
23.如权利要求19所述的半导体器件，包括：
24.如权利要求23所述的半导体器件，其中连接区与第二侧壁体区至少相隔有jfet沟道注入区。
25.如权利要求23所述的半导体器件，其中jfet沟道注入区与第二侧壁体区相隔有至少一部分的衬底。
26.如权利要求1-3任一项所述的半导体器件，还包括：
27.如权利要求2或3所述的半导体器件，还包括：
28.如权利要求27所述的半导体器件，其中jfet沟道注入区沿着连接区形成并与连接区共形。
29.如权利要求27所述的半导体器件，jfet沟道注入区的jfet沟道注入浓度高于外延层的外延掺杂浓度并低于第一源区的第一源区掺杂浓度。
30.如权利要求1-3任一项所述的半导体器件，还包括：
31.如权利要求30所述的半导体器件，其中保护区的保护区掺杂浓度高于第一侧壁体区的第一体区掺杂浓度。
32.如权利要求1-3任一项所...
【专利技术属性】
技术研发人员：维平达斯·帕拉，索维克·乔杜里，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。