【技术实现步骤摘要】
本专利技术涉及半导体制造领域，具体涉及一种基于cmos工艺的嵌入式沟槽电容器及其形成方法。
技术介绍
1、终端产品集成度的不断提升，推动了元器件朝小型化、超薄化、大容量等方向发展，在典型电路中，无源器件约占系统元件数量80%以上，占板面积达60%以上，其中电容器的用量最大，约占无源器件的65%，因此，电容器集成度的提升是实现系统小型化的关键。
2、传统的二维平板电容具有受限的电容密度，通过增大版图面积来提升电容器容量的方法限制了系统集成度的提升。三维电容采用垂直的器件结构来增大电容面积，可实现版图面积的降低和电容密度的提升。深沟槽电容是一种典型的三维电容结构，通过沟槽深度、堆叠层数和介电材料的组合与优化，可获得高达1μf/mm2的电容密度。
3、ic电路中，一般利用去耦或旁路电容来抑制高频噪声，以改善系统稳定性。由于传输线容易产生高频噪声，在设计和布局时，需尽可能采用最短输出线以降低传阻抗波动，这意味着去耦或旁路电容必须物理上靠近所需电路或信号端。
4、无源器件的数量随系统集成度的提升而成倍增加，如果...
【技术保护点】
1.一种基于CMOS工艺的嵌入式沟槽电容器的形成方法，其特征在于，所述方法包括：
2.根据权利要求1所述的一种基于CMOS工艺的嵌入式沟槽电容器的形成方法，其特征在于，所述第一导电层为高浓度高浓度的N型掺杂区。
3.根据权利要求2所述的一种基于CMOS工艺的嵌入式沟槽电容器的形成方法，其特征在于，所述N型掺杂区的掺杂剂为磷。
4.根据权利要求1所述的一种基于CMOS工艺的嵌入式沟槽电容器的形成方法，其特征在于，所述第二导电层和第三导电层为掺杂多晶硅。
5.根据权利要求1所述的一种基于CMOS工艺的嵌入式沟槽电容器的形成方...
【技术特征摘要】
1.一种基于cmos工艺的嵌入式沟槽电容器的形成方法，其特征在于，所述方法包括：
2.根据权利要求1所述的一种基于cmos工艺的嵌入式沟槽电容器的形成方法，其特征在于，所述第一导电层为高浓度高浓度的n型掺杂区。
3.根据权利要求2所述的一种基于cmos工艺的嵌入式沟槽电容器的形成方法，其特征在于，所述n型掺杂区的掺杂剂为磷。
4.根据权利要求1所述的一种基于cmos工艺的嵌入式沟槽电容器的形成方法，其特征在于，所述第二导...
【专利技术属性】
技术研发人员：聂祥龙，宋一诺，曹红霞，
申请(专利权)人：上海兆方半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。