一种高压ESD版图结构制造技术

本发明专利技术属于集成电路领域，涉及一种高压ESD版图结构，包括：由浅沟槽划分的高压NMOS管区域和二极管区域；高压NMOS管区域包括高压NMOS管和高压识别层；高压识别层放置在划分高压NMOS管区域的浅沟槽内且与此浅沟槽尺寸同比例；高压NMOS管包括浅N型阱识别层，浅N型阱识别层至少覆盖高压NMOS管漏极的一部分；二极管区域中，至少两组二极管正负极间隔排布；高压NMOS管栅极和源极与二极管正极连接，并接高压ESD版图结构输出端；高压NMOS管漏极与二极管负极连接，并接高压ESD版图结构输入端。本发明专利技术能够减小芯片版图面积，提升静电防护性能，改善ESD结构占整个版图的空间占用率，降低了芯片制造成本。

【技术实现步骤摘要】

本专利技术属于集成电路，具体涉及了一种高压esd版图结构。

技术介绍

1、在集成电路制造、封装、测试、运输过程中，芯片外部环境或内部会积累一定量的电荷，在一定条件下，上百伏甚至更高的电压将在几百纳秒内瞬间加在芯片引脚上，瞬时到达安培级别的电流可能击穿芯片栅氧、击穿pn结、熔化金属连线，对芯片造成无法逆转的损害，因此，片上esd(electro-static discharge，静电释放)保护成为现代芯片设计中的重要一环。

2、在集成电路制造领域，随着芯片特征尺寸的不断减小，对片上esd防护的鲁棒性需求不断提高，而一般片上esd结构常使用常规mos管与二极管组成的保护电路实现esd保护，mos管多采取增大器件尺寸的方式，二极管多以多组二极管直接并联的方式提高器件esd保护能力。然而由于工艺规则的要求，各掺杂区之间需要保持距离，在芯片高压esd设计中，使用常规mos管与二极管的常规布局方式空间占用率低，冗余空间不足，提高了后端设计难度，提高了芯片制造成本。

技术实现思路

1、为了解决现有技术中的上述问本文档来自技高网...

【技术保护点】

1.一种高压ESD版图结构，其特征在于，包括由浅沟槽划分的高压NMOS管区域和二极管区域；

2.根据权利要求1所述的一种高压ESD版图结构，其特征在于，

3.根据权利要求2所述的一种高压ESD版图结构，其特征在于，

4.根据权利要求1所述的一种高压ESD版图结构，其特征在于，

5.根据权利要求4所述的一种高压ESD版图结构，其特征在于，

6.根据权利要求1所述的一种高压ESD版图结构，其特征在于，

7.根据权利要求1所述的一种高压ESD版图结构，其特征在于，

8.根据权利要求7所述的一种高压ESD版图结构...

【技术特征摘要】

1.一种高压esd版图结构，其特征在于，包括由浅沟槽划分的高压nmos管区域和二极管区域；

2.根据权利要求1所述的一种高压esd版图结构，其特征在于，

3.根据权利要求2所述的一种高压esd版图结构，其特征在于，

4.根据权利要求1所述的一种高压esd版图结构，其特征在于，

5.根据权利要求4所述的一种高压esd版图结构，其特征在于...

【专利技术属性】
技术研发人员：张一琛，吴开云，邓静，刘佳敏，陈露露，张奇荣，
申请(专利权)人：北京时代民芯科技有限公司，
类型：发明
国别省市：