一种SiC沟槽MOSFET器件及其制作方法技术

本发明专利技术公开了一种SiC沟槽MOSFET器件及其制作方法，方法包括：依次形成第一导电类型外延层漂移区、外延层漂移区沟槽、第一导电类型电流扩展层、电流扩展层沟槽、第二导电类型掺杂区、掺杂区沟槽，对掺杂区沟槽进行微刻蚀形成刻蚀沟槽，刻蚀沟槽将第二导电类型掺杂区分割为位于刻蚀沟槽底部的第二导电类型电场屏蔽区和位于刻蚀沟槽两侧的第二导电类型阱区。本发明专利技术通过先进行沟槽刻蚀并依次制作第一导电类型电流扩展层、第二导电类型掺杂区并刻蚀沟槽的方式，实现沟槽底部深电场屏蔽区的制作，同时电场屏蔽区与电流扩展层自对准，实现电场屏蔽的同时保障导通状态的低电阻。

【技术实现步骤摘要】

本专利技术属于半导体器件，具体涉及一种sic沟槽mosfet器件及其制作方法。

技术介绍

1、电力电子系统的发展对半导体器件性能提出了更高的要求，特别是在高温、高频、抗辐照、高压等方面。传统的硅材料器件制作工艺成熟，但材料本身性能限制了硅器件在极端工作环境下的应用。与硅（si）材料相比，碳化硅（sic）材料具有更大的禁带宽度、较高的电子饱和漂移速度、较强的抗辐照能力、更高的击穿电场和热导率，使其在电力电子设备、宇航系统、高铁牵引设备、军事电子通讯系统等领域有着广泛的应用前景。

2、相比平面栅型sic mosfet器件，沟槽型sic mosfet器件通过在沟槽侧壁形成沟道，既提高了沟道迁移率，又消除了jfet效应，显著减小了器件导通电阻，同时缩小了原胞尺寸，增大了功率密度。

3、抑制sic沟槽mosfet栅氧底部的强电场是sic沟槽型mosfet的一大设计难题。现有的几种方案主要有：双沟槽源极屏蔽、单侧沟道底部屏蔽和沟槽下方p+屏蔽几类。双沟槽源极屏蔽需要较深的源极屏蔽层制作，当原胞缩窄或耐压等级提高时需要更深的源槽以实现屏蔽效果，工本文档来自技高网...

【技术保护点】

1.一种SiC沟槽MOSFET器件的制作方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种SiC沟槽MOSFET器件的制作方法，其特征在于，外延层漂移区沟槽呈倒梯形，上部开口大，下部开口小，外延层漂移区沟槽的侧壁角度范围为30°~90°，且深度不小于0.5μm，下部开口宽度范围为0.5μm~2.5μm，上部开口的宽度不超过3μm。

3.根据权利要求1所述的一种SiC沟槽MOSFET器件的制作方法，其特征在于，第一导电类型电流扩展层的厚度范围为0.1μm~1μm，掺杂浓度高于第一导电类型外延层漂移区。

4.根据权利要求1所述的一种SiC沟槽M...

【技术特征摘要】

1.一种sic沟槽mosfet器件的制作方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种sic沟槽mosfet器件的制作方法，其特征在于，外延层漂移区沟槽呈倒梯形，上部开口大，下部开口小，外延层漂移区沟槽的侧壁角度范围为30°~90°，且深度不小于0.5μm，下部开口宽度范围为0.5μm~2.5μm，上部开口的宽度不超过3μm。

3.根据权利要求1所述的一种sic沟槽mosfet器件的制作方法，其特征在于，第一导电类型电流扩展层的厚度范围为0.1μm~1μm，掺杂浓度高于第一导电类型外延层漂移区。

4.根据权利要求1所述的一种sic沟槽mosfet器件的制作方法，其特征在于，第一导电类型电流扩展层上方的第二导电类型掺杂区生长厚度与电流扩展层沟槽底部的第二导电类型掺杂区生长厚度之比的范围为2:1~1:2；电流扩展层沟槽侧壁的第二导电类型掺杂区生长厚度与第一导电类型电流扩展层上方的第二导电类型掺杂区生长厚度之比的范围为1:3~1:20；第一导电类型电流扩展层上方的第二导电类型掺杂区厚度范围为0.5μm~2.0μm。

5.根据权利要求4所述的一种sic沟槽mosfet器件的制作方法，其特征在于，电流扩展层沟槽侧壁的第二导...

【专利技术属性】
技术研发人员：张腾，张跃，刘俊修，李士颜，黄润华，柏松，杨勇，
申请(专利权)人：南京第三代半导体技术创新中心有限公司，
类型：发明
国别省市：