【技术实现步骤摘要】
本公开涉及集成电路测试，具体而言，涉及一种测试模式控制电路、测试模式控制方法、测试电路和存储器。
技术介绍
1、在集成电路测试
中，可以通过dft(design for testability，可测试性设计)模式实现对集成电路芯片各维度的测试。
2、目前，对于进入测试模式的方式，存在控制性弱、安全性不足的问题。
3、需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
1、本公开的目的在于提供一种测试模式控制电路、测试模式控制方法、测试电路和存储器，进而至少在一定程度上克服测试模式控制方式安全性不足的问题。
2、根据本公开的第一方面，提供了一种测试模式控制电路，包括：检测电路，被配置为响应连续接收的多个测试模式启动命令以及与各测试模式启动命令对应的模式验证信息，生成测试启动检测信号；控制信号生成电路，被配置为接收测试启动检测信号，并根据测试启动检测信号和...
【技术保护点】
1.一种测试模式控制电路，其特征在于，包括：
2.根据权利要求1所述的测试模式控制电路，其特征在于，所述检测电路包括级联的M个子检测电路，M为大于1的正整数；
3.根据权利要求2所述的测试模式控制电路，其特征在于，所述第一个子检测电路包括：
4.根据权利要求2所述的测试模式控制电路，其特征在于，所述级联的M个子检测电路中的第i个子检测电路，被配置为对第i-1个子检测电路输出的验证结果以及第i个模式验证信息进行联合验证，并响应所述连续接收的多个测试模式启动命令中的第i个测试模式启动命令输出与所述第i个子检测电路对应的验证结果；
...【技术特征摘要】
1.一种测试模式控制电路，其特征在于，包括：
2.根据权利要求1所述的测试模式控制电路，其特征在于，所述检测电路包括级联的m个子检测电路，m为大于1的正整数；
3.根据权利要求2所述的测试模式控制电路，其特征在于，所述第一个子检测电路包括：
4.根据权利要求2所述的测试模式控制电路，其特征在于，所述级联的m个子检测电路中的第i个子检测电路，被配置为对第i-1个子检测电路输出的验证结果以及第i个模式验证信息进行联合验证，并响应所述连续接收的多个测试模式启动命令中的第i个测试模式启动命令输出与所述第i个子检测电路对应的验证结果；
5.根据权利要求4所述的测试模式控制电路，其特征在于，所述第i个子检测电路，被配置为对所述第i个模式验证信息进行验证以生成中间验证信息，对所述中间验证信息以及第i-1个子检测电路输出的验证结果进行联合验证，并响应所述第i个测试模式启动命令输出与所述第i个子检测电路对应的验证结果。
6.根据权利要求5所述的测试模式控制电路，其特征在于，所述第i个子检测电路包括：
【专利技术属性】
技术研发人员：程彪，陆天辰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。