基于电压缩张的PUF近似计算电路、配置方法、时序判断方法技术

本发明专利技术提供了一种基于电压缩张的PUF近似计算电路、配置方法、时序判断方法，涉及硬件安全领域。该电路包括2N个全加器，2N个所述全加器分为两条并列的支路，每条支路上各自包含N个电性连接的全加器，前一级全加器的输出作为下一级全加器的输入；2N个所述全加器叠加形成2N位行波进位加法器，并在其输出端连接D触发器；在其中一条支路上，第i级的所述全加器FA<subgt;i</subgt;的两个加数的输入信号A<subgt;i</subgt;和B<subgt;i</subgt;来自于PUF的激励；C<subgt;i‑1</subgt;来自于前一级的进位；第i级的所述全加器FA<subgt;i</subgt;的结果输出为Si，送往下一级全加器的进位为C<subgt;i</subgt;；每条支路上的最后一级全加器FA<subgt;N‑1</subgt;的输出结果为S<subgt;N‑1</subgt;，送入所述D触发器。本发明专利技术在资源受限的设备中，利用现有的近似计算电路，通过降低工作电压，来放大由于制造过程中出现的随机性偏差。同时利用一个D触发器增加了PUF响应的均匀性和唯一性，减少电路面积，降低产生响应的能耗。

【技术实现步骤摘要】

本专利技术涉及硬件安全领域，尤其涉及一种基于电压缩张的puf近似计算电路、配置方法、时序判断方法。

技术介绍

1、近似计算是一种可以容忍一定计算误差以换取更高效率的计算模式。近似计算电路被广泛应用于各个领域，用于高效处理涉及大量数据和复杂计算的任务，如深度学习、数据挖掘、生物信息学等。然而，随着近似计算电路在各种应用中的广泛使用，安全问题也日益突出。近似计算电路可能容易受到一系列攻击，如硬件木马、恶意修改等。这些攻击有可能对电路设备造成损害或导致数据丢失。此外，近似计算电路可能包含大量敏感数据，如用户信息、商业机密等。如果电路受到攻击，这些数据可能会被窃取或篡改。因此，防御对近似计算电路的攻击至关重要。

2、在数字时代，数据安全和身份验证的重要性与日俱增。物理不可克隆函数(puf)是一种安全基元，它利用制造工艺的变化来生成唯一的数字指纹。从理论上讲，当面临相同的挑战时，不会有两个芯片生成相同的响应。puf的一般特征是输入挑战和相应的输出响应，统称为挑战-响应对(crps)。迄今为止，大多数puf都是在分立芯片上实现的，并作为组件添加到复杂电路中本文档来自技高网...

【技术保护点】

1.一种基于电压缩张的PUF近似计算电路，其特征在于，包括2N个全加器，2N个所述全加器分为两条并列的支路，每条支路上各自包含N个电性连接的全加器，前一级全加器的输出作为下一级全加器的输入；

2.根据权利要求1所述的PUF近似计算电路，其特征在于，每个所述全加器包括由若干组电性连接的MOS管组成的逻辑电路；

3.根据权利要求2所述的PUF近似计算电路，其特征在于，所述计算结果Co的逻辑运算表达式如下：

4.根据权利要求2所述的PUF近似计算电路，其特征在于，所述D触发器包括若干反相器和传输门；

5.根据权利要求4所述的PUF近似计算电路，其...

【技术特征摘要】

1.一种基于电压缩张的puf近似计算电路，其特征在于，包括2n个全加器，2n个所述全加器分为两条并列的支路，每条支路上各自包含n个电性连接的全加器，前一级全加器的输出作为下一级全加器的输入；

2.根据权利要求1所述的puf近似计算电路，其特征在于，每个所述全加器包括由若干组电性连接的mos管组成的逻辑电路；

3.根据权利要求2所述的puf近似计算电路，其特征在于，所述计算结果co的逻辑运算表达式如下：

4.根据权利要求2所述的puf近似计算电路，其特征在于，所述d触发器包括若干反相器和传输门；

5.根据权利要求4所述的puf近似计算电路，其特征在于：将计算结果co和si分别接在q端和clk端；

6.根据权利要求4所...

【专利技术属性】
技术研发人员：王浩，赵鑫源，郭术明，崔益军，刘伟强，王成华，
申请(专利权)人：南京航空航天大学，
类型：发明
国别省市：