用作逐次逼近模数转换器和数模转换器的两用比较器／运算放大器制造技术

一个可重置电路充当一个模数转换器（ＡＤＣ）和一个数模转换器（ＤＡＣ）。一个二进制加权的电容器阵列存储一个模拟输入。开关将阵列上的不同电容器连接到固定电压，这使得与一个端口电容器进行电荷共享。对电容器的每个不同组合，端口电容器的电压是通过一个可重置比较器阶段进行比较。分析比较结果以确定最接近模拟输入的数字值。在ＤＡＣ模式，根据一个输入数字值来切换阵列电容器。被切换的电容器连接到一个电荷共享线，以产生一个模拟电压，其被施加到可重置比较器阶段。一个差分放大器产生一个被缓冲的模拟电压，其被反馈回可重置比较器阶段的另一个输入，用于单位增益。可重置比较器阶段的增益根据ＡＤＣ和ＤＡＣ模式进行调整。

【技术实现步骤摘要】

本专利技术涉及数据转换系统，特别涉及模数和数模转换器。
技术介绍
大型系统芯片如系统级芯片(SoC)通常包括模拟和数字电路。信号可以从数字域到模拟域，反之亦然。模拟信号可以通过诸如数字信号处理器(DSP)被转换成数字以进行复杂处理，而结果又可以从数字信号被转换成模拟信号。 一些系统芯片可被配置以适合一些应用，而这些应用对模数转换可能有不同的要求。但是，对这些不同应用期望能够使用相同的模数转换器电路。许多类型的模数转换器(ADC)己被广泛应用。闪存ADC比较模拟信号电压和多个瞬间电压电平以产生一个多字节数字式字(digitalword),其表示模拟电压。逐次逼近ADC使用一系列阶段(stage)而将模拟信号转换成数字比特。每个阶段比较一个模拟电压和一个基准电压，从而产生一个数字比特。在分级比较ADC (sub-rangingADC)里，每个阶段比较一个模拟电压和几个电压电平，从而每个阶段产生几个比特。在管线内随后的阶段比管线内的较早的阶段能够产生较低的有效数字比特。演算、循环或再循环ADC使用一个环路来转换模拟电压。模拟电压被采样并被比较，而产生一个最高有效数字比特。然后，这个数字比特被转换回模拟格式，并被模拟电压减去而产生一个残余电压(residuevoltage)。接着，残余电压乘以2并被循环回比较器而产生下一个数字比特。从而，数字比特是在同一比较器阶段的多个循环上产生。图1显示一个逐次逼近型ADC。逐次逼近寄存器SAR 302接收一个时钟CLK，并包含一个寄存器值，其会改变而逐渐逼近模拟输入电压VIN。例如，当与0.312伏特的VIN进行比较时，SAR302里的值先可能是0.5，接着是0.25，接着是0.375，接着是0.312，接着是0.281，接着是0.296，接着是0.304，接着是0.308，接着是0.31，接着是0.311，最后是0.312。 SAR302输出当前的寄存器值到数模转换器(DAC) 300，其接收一个基准电压VREF，并将此寄存器值转换成一个模拟电压VA。这个输入模拟电压VIN被施加到采样保持(sample-and-hold)电路304，其采样并保持VIN的值。例如， 一个电容器可以通过VIN进行充电，然后，该电容器和VIN隔离以保持模拟电压。从采样保持电路304采样的输入电压被施加到比较器306的反相输入端(inverting input)。被转换的模拟电压VA被施加到比较器306的非反相输入端。比较器306比较被转换的模拟电压VA和被采样的输入电压，当被转换的模拟电压VA高于被采样的VIN时产生一个高输出，SAR 302上的寄存器值就非常高。SAR302的寄存器值然后可被降低。当被转换的模拟电压VA低于被采样的输入电压时，比较器306产生一个低输出到SAR302。 SAR302的寄存器值就非常低。SAR 302的寄存器值然后在下一个循环里被提高。 SAR 302的寄存器值是一个N比特的二进制值，有D(N-1)是最高有效比特(MSB)，以及DO是最小有效比特(LSB)。 SAR 302可以首先设置MSBD(N-1)，然后比较被转换的模拟电压VA和输入电压VIN,然后基于比较结果来调整MSB和/或设置下一个MSB D(N-2)。设置和比较循环不断重复，直到在N个循环之后LSB被设置。在最后一个循环之后，循环结束EOC信号被激活以宣告结束。 一个状态机或其它控制器可以与SAR 302 —起使用或包括在SAR 302内以控制次序。由于ADC可以是相当大的电路，期望能将ADC用在许多应用里。也期望使用一些ADC电路在相反方向上做转换，如DAC。期望能有一个两用电路，既可以用作ADC又可以用作DAC 。用于ADC和DAC的电路元件是令人期待的。也期望有一个比较器阶段，其既可以被设置用于ADC，也可以被重构而用于DAC。附图说明图1显示一个逐次逼近寄存器ADC;图2显示一个可用于ADC和DAC的可重置比较器阶段；图3显示一个两用ADC/DAC;图4是一个在ADC模式里运行的可重置比较器阶段的示意图5是一个在DAC模式里运行的可重置比较器阶段的示意图。专利技术详述本专利技术涉及组合ADC/DAC的改进。以下描述使本领域技术人员能够制作并使用在具体应用及其要求的上下文里所提供的本专利技术。对优选实施例的各种改进，对本领域技术人员来说是显而易见的，在此所定义的一般原理也适用于其它实施例。所以，本专利技术并不受限于在此所示和所述的特定实施例，而是属于与在此披露的原理和新颖特征一致的最大范围内。专利技术人已经认识到，在SARDAC里的比较器阶段可以被重新设置用于电荷按比例縮放(charge-scaling) DAC。在SAR ADC里使用的电容器可以再用于DAC， 一个可重置(re-configurable)比较器阶段既可以用于ADC又可用于DAC。可重置阶段可以有一个放大器，其充当ADC模式里的一个比较器，并在DAC模式里充当一个稳定的单位增益(unity-gain)运算放大器。图2显示一个可以用于ADC和DAC的可重置比较器阶段。一个输入电压V+、 V-是由一个电容器阵列产生的，其可以在转换过程期间依次序切换。可重置比较器阶段200有差分前置放大器330，其接收一个差分输入，要么是当开关250闭合时ADC模式里的V+、 V-，要么是当开关250断开时而开关252闭合时DAC模式里的V+、 DAC—OUT。差分前置放大器330将在其输入上的电压差放大，产生一个差分输出。在ADC模式期间差分输出经由开关342、 344被施加到差分锁存器332，其锁存该电压差并产生一个比较输出COMP—OUT。该比较输出显示什么时候V+高于V-。控制逻辑可以切换不同的电容器以产生V+、 V-，允许可重置比较器阶段确定哪一个电容器尺寸产生的电压高于和低于一个采样模拟输入电压，然后基于这些比较结果而产生一个数字值。在DAC模式期间，来自差分前置放大器330的差分输出也经由开关346、 348被施加到差分放大器334，其放大该电压差，并产生一个模拟电压DAC_OUT。 DAC输出是由电容器阵列连接到V+输入线的电容器上的电压和。 一个数字值可以控制电容器阵列里的开关，以连接其中一些电容器而不是其它电容器。存储在被连接的电容器上的电荷表示该数字值。这些电荷被转换成电压，其被放大并由差分放大器334输出，差分放大器334充当一个单位增益运算放大器(op amp)。 DAC输出经由开关252被反馈回到差分前置放大器330的反相输入。DAC输出由可重置比较器阶段200进行调整，直到其与V+输入匹配。图3显示一个两用ADC/DAC。可重置比较器阶段200在图2内有说明，开关250闭合时为ADC模式，开关252闭合时为DAC模式。可重置比较器阶段200在ADC模式里运行作为一个差分比较器，在DAC模式里作为一个单位增益反馈运算放大器。电容器238-230的尺寸以二倍权数递增，如C, 2C, 4C， 8C， 16C,32C, ...，IKC, 2KC， 4KC, 16KC, 32KC。这种二进制加权的电容器230-238阵列和端口电容器239 (terminal capacitor)通过开关210-219进行切换。每个电容器是由一个数本文档来自技高网...

【技术保护点】
一个两用模数转换器，包括：　　一个电荷共享线；　　多个开关，它们由一个数字值控制；　　一个有加权电容值的电容器阵列，其中在阵列里的阵列电容器连接到所述电荷共享线和所述多个开关；　　一个模拟输入，其有一个模拟输入电压；　　一个固定电压；　　其中所述数字值控制多个开关以便有选择性地连接阵列电容器到所述模拟输入电压和固定电压；　　一个端口电容器，其被连接到所述电荷共享线，其中电荷是在阵列电容器和端口电容器之间共享以产生第一比较电压；　　一个可重置比较器阶段，其接收第一比较电压并比较第一比较电压和第二比较器输入以产生一个比较输出并产生一个反馈输出；　　一个反馈开关，其在数模转换器（ＤＡＣ）模式期间连接所述反馈输出到第二比较器输入，并在模数转换器（ＡＤＣ）期间隔离所述反馈输出和第二比较器输入；　　一个ＡＤＣ开关，其在ＡＤＣ模式期间连接第二比较器输入到第二比较电压，并在ＤＡＣ模式期间隔离第二比较器输入和第二比较电压；　　控制逻辑，用于在比较运算次序期间调整到多个开关的数字值，并用于在比较运算次序期间检查来自可重置比较器阶段的比较输出以确定一个最终数字值，该最终数字值表示模拟输入电压；　　其中在确定表示模拟输入电压的最终数字值时，由电荷共享线上电容器阵列产生的第一比较电压与在ＡＤＣ模式期间可重置比较器阶段的第二比较电压进行比较以产生比较输出；和　　一个数字输入，其接收一个数字输入值，其中控制逻辑施加该数字输入值到多个开关作为在ＤＡＣ模式期间的数字值，其中可重置比较器阶段在ＤＡＣ模式期间产生一个由该数字输入值表示的模拟输出；　　由此，可重置比较器阶段和电容器阵列是用于模数转换和数模转换。...

【技术特征摘要】
US 2008-12-30 12/345,8441.一个两用模数转换器，包括一个电荷共享线；多个开关，它们由一个数字值控制；一个有加权电容值的电容器阵列，其中在阵列里的阵列电容器连接到所述电荷共享线和所述多个开关；一个模拟输入，其有一个模拟输入电压；一个固定电压；其中所述数字值控制多个开关以便有选择性地连接阵列电容器到所述模拟输入电压和固定电压；一个端口电容器，其被连接到所述电荷共享线，其中电荷是在阵列电容器和端口电容器之间共享以产生第一比较电压；一个可重置比较器阶段，其接收第一比较电压并比较第一比较电压和第二比较器输入以产生一个比较输出并产生一个反馈输出；一个反馈开关，其在数模转换器(DAC)模式期间连接所述反馈输出到第二比较器输入，并在模数转换器(ADC)期间隔离所述反馈输出和第二比较器输入；一个ADC开关，其在ADC模式期间连接第二比较器输入到第二比较电压，并在DAC模式期间隔离第二比较器输入和第二比较电压；控制逻辑，用于在比较运算次序期间调整到多个开关的数字值，并用于在比较运算次序期间检查来自可重置比较器阶段的比较输出以确定一个最终数字值，该最终数字值表示模拟输入电压；其中在确定表示模拟输入电压的最终数字值时，由电荷共享线上电容器阵列产生的第一比较电压与在ADC模式期间可重置比较器阶段的第二比较电压进行比较以产生比较输出；和一个数字输入，其接收一个数字输入值，其中控制逻辑施加该数字输入值到多个开关作为在DAC模式期间的数字值，其中可重置比较器阶段在DAC模式期间产生一个由该数字输入值表示的模拟输出；由此，可重置比较器阶段和电容器阵列是用于模数转换和数模转换。2. 根据权利要求1所述的两用模数转换器，还包括-一个逐次逼近型寄存器(SAR)，其存储数字值，其中控制逻辑在比较运算次序期间更新SAR里的数字值，并输出SAR的数字值作为在比较运 算次序结束时的最终数字值。3. 根据权利要求1所述的两用模数转换器，其中在多个开关里的每个 开关包括一个3位开关(3-way switch),其有选择性地连接其中一个阵列 电容器到模拟输入电压、接地电压和基准电压以对应数字值里的比特；其 中所述固定电压包括两个固定电压，接地电压和基准电压。4. 根据权利要求1所述的两用模数转换器，其中可重置比较器阶段包括一个差分前置放大器，有第一差分输入以及第二差分输入，第一差分输入从电荷共享线接收第一比较电压，第二差分输入接收第二比较器输入，差分前置放大器比较第一比较电压和第二比较器输入上的一个电压，以产 生一个中间输出；一个差分锁存器，其接收一个差分锁存器输入，该差分锁存器有一个 由差分锁存器输入触发的双稳态，以存储一个被锁存的数值，该差分锁存 器由双稳态产生比较输出；一个差分放大器，其接收一个差分放大器输入，为响应差分放大器输 入，该差分放大器产生反馈输出到反馈开关；第一中间开关，其在ADC模式期间连接中间输出到差分锁存器输入， 并在DAC模式期间隔离中间输出和差分锁存器输入；和第二中间开关，其在DAC模式期间连接中间输出到差分放大器输入， 并在ADC模式期间隔离中间输出和差分放大器输入。5. 根据权利要求4所述的两用模数转换器，其中第一中间开关是一个 差分开关对，包括一个真开关(true switch)以及一个补开关(a complement switch),真开关转换中间输出里的一个真信号，补开关转换中间输出里的 一个补信号；其中第二中间开关是一个差分开关对，包括一个真开关以及一个补开 关，真开关转换中间输出的一个真信号，补开关转换中间输出里的一个补 信号。6. 根据权利要求5所述的两用模数转换器，其中差分前置放大器还包括第一差分晶体管，其有一个栅极接收第一比较电压；第二差分晶体管，其有一个栅极接收第二比较器输入；第一切换电流吸入电阻；第二切换电流吸入电阻；第一增益开关，其在ADC模式期间连接第一差分晶体管到第一切换 电流吸入电阻抗，并在DAC模式期间隔离第一差分晶体管和第一切换电 流吸入电阻；和第二增益开关，其在ADC模式期间连接第二差分晶体管到第二切换 电流吸入电阻抗，并在DAC模式期间隔离第二差分晶体管和第二切换电 流吸入电阻；由此，在ADC模式期间通过连接第一切换电流吸入电阻和第二切换 电流吸入电阻而提高增益。7. 根据权利要求6所述的两用模数转换器，其中电容器阵列包括16 个阵列电容器，它们有二进制加权的电容值；其中阵列电容器的电容值是1， 2, 4, 8, 16, 32, 64, 128， 256， 512, 1K, 2K, 4K, 8K，16K，以及32K乘以最小电容值，其中K是1024。8. 根据权利要求7所述的两用模数转换器，其中端口电容器有一个电 容值，几乎等于在电容器阵列里阵列电容器的一个最小电容值。9. 根据权利要求1所述的两用模数转换器，还包括 第二电荷共享线，其被连接到ADC开关，并载有第二比较电压； 多个第二开关，其由第二数字值控制；第二电容阵列，其有加权的电容值，其中在第二阵列里的第二阵列电 容器连接到第二电荷共享线到多个第二开关；第二模拟输入，其有第二模拟输入电压；其中第二数字值控制多个第二开关以便有选择性地连接第二阵列电容 器到第二模拟输入电压和到固定电压；和第二端口电容器，其被连接到第二电荷共享线，其中电荷是在第二阵 列电容器和第二端口电容器之间共享以产生第二比较电压。10. 根据权利要求9所述的两用模数转换器，其中第二模拟输入连接 到一个基准电压；其中模拟输入和第二模拟输入连接到一个差分模拟输入。11. 一个可逆模数转换器，包括 一个模拟输入； 一个数字输入； 一个电荷共享线；多个开关，其由数字比特控制，其表示何时连接到模拟输入以及何时 连接到一个固定电压；多个电容器，其有不同的电容值，并且每个电容器有一端连接到电荷 共享线，而另一端连接到多个开关里一个开关；控制逻辑，其在数模转换器(DAC)模式运算时由所述数字输入产生 数字比特，并产生一个数字比特序列以促使多个开关调整被施加到多个电 容器上的电压，以便改变电荷共享线上的电压，以测试在模数转换器 (ADC)模式期间的一个数字值次序，从而确定一个表示模拟输入电压的 最终数字值；一个可重置比较器阶段，包括一个差分前置放大器，其有被连接到电荷共享线的第一差分输 入和第二差分输入，以产生一个差分中间输出；第一中间开关，其在ADC模式期间连接差分中间输出到一个差 分锁存器输入，并在DAC模式期间隔离差分中间输出和差分锁存器输入；第二中间开关，其在DAC模式期间连接差分中间输出到一个差 分放大器输入，并在ADC模式期间隔离差分中间输出和差分放大器 输入；一个差分锁存器，其从第一中间开关接收差分中间输出，并存 储一个由差分中间输出确定的比较值；其中该比较值被施加到控制逻辑以确定在ADC模式期间的 一部 分最终数字值；一个差分放大器，其在DAC模式期间从第二中间开关接收差分 中间输出，并缓冲差分中间输出以产生一个DAC输出；和一个反馈开关，其在DAC模式期间连接DAC输出到第二差分输入， 并在ADC模式期间隔离DAC输出和第二差分输入；其中DAC输出是一个模拟输出电压，其表示DAC模式运算时的数字 输入；由此，多个电容器和可重置比较器阶段可用于模拟转换和数字转换。12.根据权利要求11所述的可逆模数转换器，其中差分前置放大器包括一个电流源，其产生一个源电流；第一差分晶体管，其有一个栅极接收第一差分输入，其控制传送一部 分源电流到差分中...

【专利技术属性】
技术研发人员：温皓明，王一涛，陈桂枝，游学武，胡天豪，邝国权，
申请(专利权)人：香港应用科技研究院有限公司，
类型：发明
国别省市：HK[中国|香港]