一种超低待机功耗的辅助电源电路制造技术

技术编号:41399556 阅读:33 留言:0更新日期:2024-05-20 19:24
本发明专利技术公开了一种超低待机功耗的辅助电源电路,包括:MCU自适应电压堆叠电路,MCU自适应电压堆叠电路包括电源模块、电源门控、储存模块、逻辑模块、时钟模块、电压保护电路、堆叠控制器、LDO稳压器,电源模块包括外部电源VDDH和内部电源VDD,MCU自适应电压堆叠电路用于工作模式和待机模式,本发明专利技术具有以下优点:通过将电压堆叠和降低运行功耗相结合,可以进一步降低MCU的功耗,提升续航能力,适用性较好,低功耗技术,将原本并联的模块串联起来,从系统设计的角度切入,通过优化供电结构、充分提高能量的传递效率和减少热量耗散的方式,降低待机状态下MCU的待机功耗。

【技术实现步骤摘要】

本专利技术涉及待机低功耗电源电路,具体涉及一种超低待机功耗的辅助电源电路


技术介绍

1、随着人类的生活水平不断提高,各类电器和设备、特别家用电器在每个老百姓的家里日益普及,高速发展的电子技术不断为我们的生活带来舒适和便捷的同时,也带来了巨大的能源浪费,世界能源日益紧张,在整过的世界范围内,国际市场对各类电气设备的能耗指标都有严格的限制,高效节能绿色环保的电子产品是发展的趋势,要发展高效节能绿色环保的电子产品待机技术的运用也将日益广泛,怎样降低成本、降低待机功耗、工作和待机响应快速、可靠性高,易于移植和普及的待机技术是我们急需解决的问题。

2、现有移动设备的续航能力受到了越来越大的挑战,嵌入式微控制器是移动设备处理器芯片的核心模块,一般采用电池供电,续航时间与mcu的功耗紧密相关,因此低功耗mcu在工业界和学术界引起了广泛专注,由于mcu大部分时间处于待机模式,待机功耗成为mcu功耗的重要组成部分,逐渐成为处理器功耗优化的瓶颈,有效降低待机模式片上电源功耗成为微控制器低功耗设计的关键,目前,电压堆叠方案是一种能量高效传递的系统供电策略,将多个模本文档来自技高网...

【技术保护点】

1.一种超低待机功耗的辅助电源电路,其特征在于,包括:MCU自适应电压堆叠电路,所述MCU自适应电压堆叠电路包括电源模块、电源门控、储存模块、逻辑模块、时钟模块、电压保护电路、堆叠控制器、LDO稳压器,所述电源模块包括外部电源VDDH和内部电源VDD,所述MCU自适应电压堆叠电路用于工作模式和待机模式。

2.如权利要求1所述的一种超低待机功耗的辅助电源电路,其特征在于,所述LDO稳压器输出电压公式为:

3.如权利要求1所述的一种超低待机功耗的辅助电源电路,其特征在于,所述工作模式用于存储模块、逻辑模块、时钟模块电路平坦连接并运行,外部电源VDDH供电的LDO稳压器...

【技术特征摘要】

1.一种超低待机功耗的辅助电源电路,其特征在于,包括:mcu自适应电压堆叠电路,所述mcu自适应电压堆叠电路包括电源模块、电源门控、储存模块、逻辑模块、时钟模块、电压保护电路、堆叠控制器、ldo稳压器,所述电源模块包括外部电源vddh和内部电源vdd,所述mcu自适应电压堆叠电路用于工作模式和待机模式。

2.如权利要求1所述的一种超低待机功耗的辅助电源电路,其特征在于,所述ldo稳压器输出电压公式为:

3.如权利要求1所述的一种超低待机功耗的辅助电源电路,其特征在于,所述工作模式用于存储模块、逻辑模块、时钟模块电路平坦连接并运行,外部电源vddh供电的ldo稳压器使能,内部电源vdd稳定,所述逻辑模块进行高速数据处理,所述时钟模块内部的高速振荡电路使能,输出高速时钟。

4.如权利要求1所述的一种超低待机功耗的辅助电源电路,其特征在于,所述待机模式用于将所述工作模式平坦连接的存储模块、逻辑模块和时钟模块电路堆叠串联,在同一路径中由外部电源vddh直接供电,ldo稳压器关闭,内部电源vdd浮空,串联路径中各模块分压动态调节以获得相等的电流。

5.如权利要求1所述的一种超低待机功耗的辅助电源电路,其特征在于,所述时钟模块用于高速时钟关闭,低速时钟使能,所述低速时钟使能功耗来源于所述...

【专利技术属性】
技术研发人员:吴毅起林宇
申请(专利权)人:广州市力驰微电子科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1