System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及芯片制造,具体涉及一种外延片、以及具有该外延片的发光芯片、以及具有该发光芯片的显示面板。
技术介绍
1、发光芯片一般通过外延片中的n型半导体层提供电子、p型半导体层提供空穴,并使电子和空穴传输至发光层内复合发光。为了避免部分电子逃逸至p型半导体层中而降低发光芯片的发光效率,通常在发光层与p型半导体层中设置电子阻挡层以阻止电子逃逸。
2、电子阻挡层通常是p型algan结构,该结构的电子阻挡层在大功率、或者高电流密度下,对电子的阻挡效果不佳。为了提高电子阻挡层对电子的阻挡效果,一般通过增加电子阻挡层的厚度以实现,而这将造成外延片总体势垒的增高,增大驱动发光芯片发光的功耗。且由于总体势垒增加,将导致空穴从p型半导体层传输到发光层中的效率降低,并降低了发光芯片的发光效率和发光亮度,进而降低显示面板的画面显示效果。
技术实现思路
1、鉴于上述现有技术的不足,本申请的目的在于提供一种通过针对性优化电子阻挡层以提高电子阻挡层阻挡电子的效率,进而提高发光效率和发光亮度的外延片,以及具有该外延片的发光芯片、和具有该发光芯片的显示面板。
2、本申请提供一种外延片,包括依次层叠设置的n型半导体层、发光层、电子阻挡层和p型半导体层,n型半导体层和p型半导体层共同作用,以驱动n型半导体层内的电子、和p型半导体层内的空穴分别传输至发光层内复合发光;电子阻挡层包括层叠设置的第一势垒层和第二势垒层,第一势垒层位于第二势垒层与p型半导体层之间,且第一势垒层的有效势垒高度大于第二势垒
3、本申请外延片,通过设置n型半导体层和p型半导体层,能够使得n型半导体层中的电子、和p型半导体层中的空穴传输至发光层内,以使得电子和空穴能够在发光层内复合发光,进而实现外延片发光的效果。
4、本申请外延片通过设置第一势垒层、和第二势垒层,能够形成阻挡发光层内的电子逃逸至p型半导体层内的效果。同时,通过设置第一势垒层的有效势垒高度大于第二势垒层的有效势垒高度,以通过第一势垒层和第二势垒层之间的配合,能够在提高对从发光层逃逸的电子的阻挡效率的同时,不影响空穴向发光层中的传输效率,进而能够形成提高发光层中电子和空穴的复合效率,以实现提高外延片发光效率和发光亮度的效果。
5、一种实现方式,第一势垒层的材质为aln,且第一势垒层的厚度为0.5~3nm。
6、在本实现方式中,通过设置第一势垒层的材质为aln,并设置第一势垒层的厚度为0.5~3nm,能够在减小第一势垒层的厚度的同时,提高第一势垒层的有效势垒高度,进而提高对逃逸电子的阻挡作用和效果。同时,通过设置第一势垒层的材质为aln,并减小第一势垒层的厚度,能够减小空穴传输至发光层的迁移路径,进而能够提高空穴传输至发光层中的传输效率,进一步提高发光层内空穴和电子的复合效率。
7、一种实现方式,第二势垒层的材质为p型algan,第二势垒层中al的组分为2%~10%。
8、在本实现方式中,通过设置第二势垒层的材质p型algan,并设置第二势垒层中al的组分为2%~10%,能够使得第二势垒层形成阻挡从发光层中逃逸的电子的效果。
9、一种实现方式,第二势垒层的厚度为3~30nm。
10、一种实现方式,电子阻挡层还包括势阱层,势阱层连接于第一势垒层和第二势垒层之间,且势阱层的材质为p型ingan。
11、在本实现方式中,通过在第一势垒层和第二势垒层之间设置势阱层,能够对从第一势垒层泄露的部分电子形成束缚效果,提高电子阻挡层对电子的阻挡效果。同时,通过设置势阱层,能够形成空穴效应,进而提高空穴向发光层的传输效率,并进一步提高外延片的发光效率和发光效果。
12、一种实现方式,势阱层的厚度为2~15nm,且势阱层中含有in元素。
13、在本实现方式中,通过设置势阱层中含有in元素,能够使得势阱层形成势阱的效果,进而能够形成对逃逸电子的束缚作用。
14、一种实现方式,外延片还包括保护层,保护层连接于第一势垒层和p型半导体层之间,并用于对第一势垒层形成保护。
15、在本实现方式中,通过在第一势垒层和p型半导体层之间设置保护层,能够形成对第一势垒层的保护作用,以保证第一势垒层的晶体质量,进而保证第一势垒层的电子阻挡效果。
16、一种实现方式,保护层的材质为p型gan,且保护层的厚度为2~10nm。
17、在本实现方式中,通过设置保护层的材质为p型gan,能够利用保护层中掺杂材料的扩散效应导通第一势垒层的同时,降低外延片的驱动电压,进而减小用于驱动外延片发光的功耗,提高外延片的发光效率。
18、一种实现方式,保护层内掺杂的p型掺杂材料的浓度小于或等于5e18atoms/cm3。
19、一种实现方式,电子阻挡层为多个,多个电子阻挡层在发光层和p型半导体层之间依次层叠。
20、在本实现方式中,通过设置多个电子阻挡层在发光层和p型半导体层之间依次层叠,以使得外延片大功率、高电流密度的工作环境下,保证电子阻挡层对逃逸电子的阻挡效果,进一步保证外延片的发光效率和发光亮度。
21、本申请还提供一种发光芯片,包括两个电极、和上述任一实施例中所述的外延片,两个电极分别与n型半导体层和p型半导体层导通,以驱动发光层发光。
22、本申请还提供一种显示面板,包括驱动背板、和上述任一实现方式所述的发光芯片,发光芯片搭载于驱动背板上,驱动背板用于控制发光芯片的发光。
23、本申请显示面板,通过设置发光芯片搭载于驱动背板上,能够对发光芯片的发光形成控制效果,以实现本申请显示面板画面显示的效果。因为本申请显示面板的发光芯片为上述任一实现方式中的发光芯片,因此,本申请显示面板具备了上述任一实现方式中发光芯片所具备的有益效果。
本文档来自技高网...【技术保护点】
1.一种外延片,其特征在于,包括依次层叠设置的N型半导体层、发光层、电子阻挡层和P型半导体层,所述N型半导体层和所述P型半导体层共同作用,以驱动所述N型半导体层内的电子、和所述P型半导体层内的空穴分别传输至所述发光层内复合发光;
2.根据权利要求1所述的外延片,其特征在于,所述第一势垒层的材质为AlN,且所述第一势垒层的厚度为0.5~3nm。
3.根据权利要求1所述的外延片,其特征在于,所述第二势垒层的材质为P型AlGaN,所述第二势垒层中Al的组分为2%~10%。
4.根据权利要求1所述的外延片,其特征在于,所述电子阻挡层还包括势阱层,所述势阱层连接于所述第一势垒层和所述第二势垒层之间,且所述势阱层的材质为P型InGaN。
5.根据权利要求4所述的外延片,其特征在于,所述势阱层的厚度为2~15nm,且所述势阱层中含有In元素。
6.根据权利要求1~5任一项所述的外延片,其特征在于,所述外延片还包括保护层,所述保护层连接于所述第一势垒层和所述P型半导体层之间,并用于对所述第一势垒层形成保护。
7.根据权利要求
8.根据权利要求7所述的外延片,其特征在于,所述保护层内掺杂的P型掺杂材料的浓度小于或等于5E18 atoms/cm3。
9.根据权利要求1~5任一项所述的外延片,其特征在于,所述电子阻挡层为多个,多个所述电子阻挡层在所述发光层和所述P型半导体层之间依次层叠。
10.一种发光芯片,其特征在于,包括两个电极、和如权利要求1~9任一项所述的外延片,两个所述电极分别与所述外延片的所述N型半导体层和所述P型半导体层导通,以驱动所述发光层发光。
11.一种显示面板,其特征在于,包括驱动背板、和如权利要求10所述的发光芯片,所述发光芯片搭载于所述驱动背板上,所述驱动背板用于控制所述发光芯片的发光。
...【技术特征摘要】
1.一种外延片,其特征在于,包括依次层叠设置的n型半导体层、发光层、电子阻挡层和p型半导体层,所述n型半导体层和所述p型半导体层共同作用,以驱动所述n型半导体层内的电子、和所述p型半导体层内的空穴分别传输至所述发光层内复合发光;
2.根据权利要求1所述的外延片,其特征在于,所述第一势垒层的材质为aln,且所述第一势垒层的厚度为0.5~3nm。
3.根据权利要求1所述的外延片,其特征在于,所述第二势垒层的材质为p型algan,所述第二势垒层中al的组分为2%~10%。
4.根据权利要求1所述的外延片,其特征在于,所述电子阻挡层还包括势阱层,所述势阱层连接于所述第一势垒层和所述第二势垒层之间,且所述势阱层的材质为p型ingan。
5.根据权利要求4所述的外延片,其特征在于,所述势阱层的厚度为2~15nm,且所述势阱层中含有in元素。
6.根据权利要求1~5任一项所述的外延片,其特征在于,所述外延片...
【专利技术属性】
技术研发人员:黄兆斌,戴广超,
申请(专利权)人:重庆康佳光电技术研究院有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。