延时电路及其调整测试方法、自动化测试系统和芯片测试控制方法技术方案

本发明专利技术提供了延时电路及其调整测试方法、自动化测试系统和芯片测试控制方法，延时电路包括：多个信号生成寄存器和包括依次电连接的多级延时单元的延时链，每级延时单元通过信号接收端耦接于对应的信号生成寄存器的信号输出端，每级延时单元与对应的信号生成寄存器之间的走线结构均相同，延时链中的所有相邻两级延时单元之间的走线结构相同，这样多个信号生成寄存器生成的初始测试信号到达对应的每级延时单元的导通路径一致，且相邻两级延时单元的导通路径一致，使得延时单元的级数与延时量之间具有良好线性关系。本实施例的延时电路设计一致性的走线结构，在降低资源消耗量的后提下，提升延时电路的线性度和精度。

【技术实现步骤摘要】

所属的技术人员能够理解，本专利技术的各个方面可以实现为系统、方法或程序产品。因此，本专利技术的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“平台”。以上内容是结合具体的优选实施方式对本专利技术所作的进一步详细说明，不能认定本专利技术的具体实施只局限于这些说明。对于本专利技术所属的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本专利技术的保护范围。

技术介绍

1、自动测试设备ate(automatil test equipment)是指可以利用自动化技术，针对产品进行快速测试的设备，被测试的产品会称为被测器件。例如，在芯片测试领域，ate测试机台是芯片测试的通用机台。

2、如图1所示，在基于ate的测试过程中，时钟信号clk和控制信号init都是脉冲信号。控制信号init可以基于时钟信号clk产生，因此，控制信号init的上升沿和下降沿均会与时钟信号clk的上升沿对齐。当基于时钟信本文档来自技高网...

【技术保护点】

1.一种延时电路，其特征在于，包括：

2.根据权利要求1所述的延时电路，其特征在于，所述延时电路还包括：

3.根据权利要求1所述的延时电路，其特征在于，所述延时电路还包括：

4.根据权利要求1所述的延时电路，其特征在于，所述走线结构相同包括走线长度、走线线宽、走线形状或走线材料中任一者相同或均相同。

5.根据权利要求1至4任一项所述的延时电路，其特征在于，所述延时电路集成在现场可编程门阵列FPGA芯片中或者专用集成电路ASIC芯片中。

6.根据权利要求1至4任一项所述的延时电路，其特征在于，所述延时单元是通过进位链实现的。...

【技术特征摘要】

1.一种延时电路，其特征在于，包括：

2.根据权利要求1所述的延时电路，其特征在于，所述延时电路还包括：

3.根据权利要求1所述的延时电路，其特征在于，所述延时电路还包括：

4.根据权利要求1所述的延时电路，其特征在于，所述走线结构相同包括走线长度、走线线宽、走线形状或走线材料中任一者相同或均相同。

5.根据权利要求1至4任一项所述的延时电路，其特征在于，所述延时电路集成在现场可编程门阵列fpga芯片中或者专用集成电路asic芯片中。

6.根据权利要求1至4任一项所述的延时电路，其特征在于，所...

【专利技术属性】
技术研发人员：高超民，
申请(专利权)人：上海精积微半导体技术有限公司，
类型：发明
国别省市：