本发明专利技术公开了一种多FPGA分布式探针集中触发同步方法及仿真验证平台，本发明专利技术多FPGA分布式探针集中触发同步方法通过设置全局集中式触发同步节点FPGA_TRIG_SYNC，在N个FPGA中插入探针，并在FPGA_TRIG_SYNC中针对N个FPGA设置N个用于存储探针信号的先进先出队列FIFO，并结合其独有的控制方式实现多FPGA分布式探针集中触发同步。本发明专利技术旨在针对FPGA阵列中分布于各个FPGA的探针集中设置触发条件并实时监测触发，解决了在多FPGA联合仿真过程中，分布于各个FPGA的探针相互之间不能进行触发条件逻辑运算的问题，从而提高了多FPGA仿真验证平台的错误定位与诊断能力。
【技术实现步骤摘要】
本专利技术涉及仿真验证平台的调试诊断，具体涉及一种多fpga分布式探针集中触发同步方法及仿真验证平台。
技术介绍
1、在使用fpga进行芯片的验证测试过程中，往往需要监测被验证的芯片逻辑中的各个信号，并针对信号设置触发条件待触发后观测各个信号的状态，精准定位芯片设计中的问题，达到快速发现芯片中设计缺陷的调试目的，如xilinx公司的vivado和ise就采用以上方法来进行调试，但仅仅只能针对单个fpga中的设计进行触发调试，随着芯片的集成度越来越高，某些高端芯片如处理器芯片、加速器芯片等超大规模芯片集成了上百亿门，目前容量最大的fpga芯片为xilinx公司的ultrascale vu19p，容量大约为5000万门，因此单个fpga芯片很难满足日前高端芯片的仿真验证需求，这就需要多个fpga进行联合仿真，然而，在调试过程中针对多个fpga进行全局同步调试成为一个亟需解决的问题。
技术实现思路
1、本专利技术要解决的技术问题：针对现有技术的上述问题，提供一种多fpga分布式探针集中触发同步方法及仿真验证平台，本专利技术旨在针对fpga阵列中分布于各个fpga的探针集中设置触发条件并实时监测触发，解决了在多fpga联合仿真过程中，分布于各个fpga的探针相互之间不能进行触发条件逻辑运算的问题，从而提高了多fpga仿真验证平台的错误定位与诊断能力。
2、为了解决上述技术问题，本专利技术采用的技术方案为：
3、一种多fpga分布式探针集中触发同步方法，包括：
4、s101，将n+1个fpga的时钟同步；
5、s102，在n+1个fpga中选择一个fpga作为全局集中式触发同步节点fpga_trig_sync；
6、s103，在剩余的n个fpga中插入探针，并在全局集中式触发同步节点fpga_trig_sync中针对每一个已插入探针的fpga设置一个用于存储探针信号的先进先出队列fifo，共设置n个先进先出队列fifo；
7、s104，通过寄存器配置全局集中式触发同步节点fpga_trig_sync中的各个fpga探针的触发条件及各触发条件间的逻辑运算方式，在全局集中式触发同步节点fpga_trig_sync收到启动信号后，确定启动调试时刻tstart，并将启动调试时刻tstart封装成报文通过同步网络发送至各fpga；
8、s105，各fpga收到启动调试时刻tstart后，若本地时间戳刻度等于启动调试时刻tstart，则立刻启动调试，通过探针监测fpga中的芯片内部信号并生成探针值，同时将本fpga对应的节点号和探针值封装成fpga高速串行接口gt的报文，发送至全局集中式触发同步节点fpga_tric_sync；
9、s106，全局集中式触发同步节点fpga_trig_sync收到各个fpga的报文后，解析出报文中的源fpga对应的节点号和探针值，根据源节点号将探针值存入相对应的先进先出队列fifo，且存入各个先进先出队列fifo中的第一个值为相应fpga调试启动时刻的探针值，当所有fifo满足不为空则表明所有fpga调试启动时刻的探针值都已存入各自的fifo，同时读取各个fifo的值启动触发条件的运算，并设置触发时刻时间戳trig_time_stamp的初始值为启动调试时刻tstart，此后只要满足所有的fifo不为空，每个时钟周期便会读取各fifo并进行一次触发条件运算，并更新触发时刻时间戳trig_time_stamp的计数；若触发条件成立，则将触发时刻时间戳trig_time_stamp停止计数，将触发时刻时间戳trig_time_stamp的当前值作为系统触发时刻，全局集中式触发同步节点fpga_trig_sync利用系统触发时刻的值计算出系统采样停止时刻并封装成fpga高速串行接口gt的报文，通过触发同步网络发送给其他fpga节点，通知各fpga停止采样完成调试。
10、可选地，步骤s103中还包括分别获取n个fpga到全局集中式触发同步节点fpga_trig_sync的延时，且设置的先进先出队列fifo的深度fdepth满足以下条件：
11、
12、上式中，tdelay_max为全局集中式触发同步节点fpga_trig_sync到各个fpga间的最大延时，tdelay_min为全局集中式触发同步节点fpga_trig_sync到各个fpga间的最小延时，t为系统运行的时钟周期。
13、可选地，步骤s104中确定启动调试时刻tstart时，启动调试时刻tstart满足以下条件：
14、tstart≥ trs+ tdelay_max
15、上式中，trs为全局集中式触发同步节点fpga_trig_sync收到启动信号的时刻，tdelay_max为全局集中式触发同步节点fpga_trig_sync到各个fpga间的最大延时。
16、可选地，步骤s104中各触发条件间的逻辑运算方式包括逻辑与、逻辑或、逻辑与非和逻辑或非中的至少一种。
17、可选地，步骤s104中更新触发时刻时间戳trig_time_stamp的计数的函数表达式为：
18、trig_time_stamp = trig_time_stamp + 1
19、上式中，trig_time_stamp表示更新触发时刻时间戳trig_time_stamp。
20、可选地，步骤s101之前还包括将待仿真验证的fpga芯片的固件按照功能模块进行划分，并将划分得到的功能模块分别写入到不同的fpga中以利用仿真验证平台的多个fpga实现针对待仿真验证的fpga芯片进行仿真验证。
21、可选地，所述触发同步网络为星形网络结构。
22、此外，本专利技术还提供一种仿真验证平台，包括主板和分别设于主板上的多个fpga，且多个fpga之间通过触发同步网络相连，所述多个fpga被编程或配置以执行所述多fpga分布式探针集中触发同步方法。
23、可选地，所述触发同步网络为星形网络结构，所述星形网络结构的中心节点为交换芯片nr switch，且各个fpga之间通过交换芯片nr switch相连。
24、可选地，所述主板还设有分别与各个fpga相连的调试接口，所述调试接口连接有上位机，以用于将待仿真验证的fpga芯片的固件写入到fpga中。
25、和现有技术相比，本专利技术主要具有下述优点：本专利技术多fpga分布式探针集中触发同步方法通过全局集中式触发同步节点fpga_trig_sync，在n个fpga中插入探针，并在全局集中式触发同步节点fpga_trig_sync中针对每一个探针设置一个用于存储探针信号的先进先出队列fifo，并结合其独有的控制方式，能够针对fpga阵列中分布于各个fpga的探针集中设置触发条件并实时监测触发，解决了在多fpga联合仿真过程中，分布于各个fpga的探针相互之间不能进行触发条件逻辑运算的问题本文档来自技高网
...
【技术保护点】
1.一种多FPGA分布式探针集中触发同步方法，其特征在于，包括：
2.根据权利要求1所述的多FPGA分布式探针集中触发同步方法，其特征在于，步骤S103中还包括分别获取N个FPGA到全局集中式触发同步节点FPGA_TRIG_SYNC的延时，且设置的先进先出队列FIFO的深度Fdepth满足以下条件：
3. 根据权利要求2所述的多FPGA分布式探针集中触发同步方法，其特征在于，步骤S104中确定启动调试时刻Tstart时，启动调试时刻Tstart满足以下条件：
4.根据权利要求1所述的多FPGA分布式探针集中触发同步方法，其特征在于，步骤S104中各触发条件间的逻辑运算方式包括逻辑与、逻辑或、逻辑与非和逻辑或非中的至少一种。
5. 根据权利要求1所述的多FPGA分布式探针集中触发同步方法，其特征在于，步骤S104中更新触发时刻时间戳Trig_time_stamp的计数的函数表达式为：
6.根据权利要求1所述的多FPGA分布式探针集中触发同步方法，其特征在于，步骤S101之前还包括将待仿真验证的FPGA芯片的固件按照功能模块进行划分，并将划分得到的功能模块分别写入到不同的FPGA中以利用仿真验证平台的多个FPGA实现针对待仿真验证的FPGA芯片进行仿真验证。
7.根据权利要求1所述的多FPGA分布式探针集中触发同步方法，其特征在于，所述触发同步网络为星形网络结构。
8.一种仿真验证平台，包括主板和分别设于主板上的多个FPGA，且多个FPGA之间通过触发同步网络相连，其特征在于，所述多个FPGA被编程或配置以执行权利要求1～7中任意一项所述多FPGA分布式探针集中触发同步方法。
9. 根据权利要求8所述的仿真验证平台，其特征在于，所述触发同步网络为星形网络结构，所述星形网络结构的中心节点为交换芯片NR Switch，且各个FPGA之间通过交换芯片NR Switch相连。
10.根据权利要求9所述的仿真验证平台，其特征在于，所述主板还设有分别与各个FPGA相连的调试接口，所述调试接口连接有上位机，以用于将待仿真验证的FPGA芯片的固件写入到FPGA中。
...
【技术特征摘要】
1.一种多fpga分布式探针集中触发同步方法，其特征在于，包括：
2.根据权利要求1所述的多fpga分布式探针集中触发同步方法，其特征在于，步骤s103中还包括分别获取n个fpga到全局集中式触发同步节点fpga_trig_sync的延时，且设置的先进先出队列fifo的深度fdepth满足以下条件：
3. 根据权利要求2所述的多fpga分布式探针集中触发同步方法，其特征在于，步骤s104中确定启动调试时刻tstart时，启动调试时刻tstart满足以下条件：
4.根据权利要求1所述的多fpga分布式探针集中触发同步方法，其特征在于，步骤s104中各触发条件间的逻辑运算方式包括逻辑与、逻辑或、逻辑与非和逻辑或非中的至少一种。
5. 根据权利要求1所述的多fpga分布式探针集中触发同步方法，其特征在于，步骤s104中更新触发时刻时间戳trig_time_stamp的计数的函数表达式为：
6.根据权利要求1所述的多fpga分布式探针集中触发同步方法，其特征在于，步骤s101之...
【专利技术属性】
技术研发人员：张磊，赖明澈，黎渊，齐星云，王强，熊泽宇，陆平静，谭佳琦，曾洁，刘谱光，赵言亢，陆亿行，李珍琪，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。