【技术实现步骤摘要】
本申请涉及信号串并转换，具体而言，本申请涉及一种双模式串并转换电路和串并信号转换方法。
技术介绍
1、数据的传输的方式可分为并行传输和串行传输，并行传输会占用的io(input/output，输入/输出)口较多，但速度较快，串行传输的特性则与之相反。在芯片内部，多采用并行数据传输；而芯片之间的数据传输为了节约io口，则多采用串行传输。因此，在各种数据传输电路中，串并转换是非常重要的模块，主要用作接收端对数据进行恢复。随着各种通信协议的更新迭代，数据传输的通路需要兼容不同传输速率，也需要用到不同位数的串并转换功能。
2、目前，一个串并转换电路只能实现一种位数的串并转换功能，导致需要多个串并转换电路来实现不同位数的串并转换功能，增加了数据传输电路的结构复杂性。
技术实现思路
1、本申请实施例的目的旨在能解决现有技术中一个串并转换电路只能实现一种位数的串并转换功能，导致需要多个串并转换电路来实现不同位数的串并转换功能，增加了数据传输电路的结构复杂性。
2、一方面，本申请实施例提供了一种双模串并转换电路，包括：
3、基于第一逻辑门电路和第一d触发器构建的第一信号生成电路，用于生成第一过程信号；
4、基于第二逻辑门电路和第二d触发器构建的第二信号生成电路，用于生成第二过程信号；
5、基于第三d触发器构建的第二信号生成电路，用于生成第三过程信号；其中，第一逻辑门电路用于执行逻辑运算q1！&(en&q3！)！，第二逻辑门
6、基于第三逻辑门电路和第四d触发器构建的第二延迟信号生成电路，用于生成第二过程延迟信号；其中，第三逻辑门电路执行逻辑运算q2！&en；
7、基于第四逻辑门电路构建的分频信号组合电路，用于当en为高电平时输出五分频信号，当en为低电平时输出四分频信号；其中，第四逻辑门电路用于执行逻辑运算q2！+q2x，q2x为第四d触发器上一时刻输出的第二过程延迟信号；
8、基于五个第五d触发器级联构建的高速移位电路，用于对待转换信号进行第一移位处理；其中，待转换信号的传输速率与参考时钟信号的频率一致；
9、基于五个第六d触发器构建的低速移位电路，用于对经第一移位处理后的待转换信号进行第二移位处理，并在en为高电平时，基于参考时钟信号的五分频信号，输出待转换信号对应的五路并行信号，在en为低电平时，基于参考时钟信号的四分频信号，输出待转换信号的四路并行信号。
10、在本申请的一种可选实施例中，高速移位电路中级联的五个第五d触发器中后一个第五d触发器的数据输入端与前一个第五d触发器的数据输出端连接，且第一个第五d触发器的数据输出端输入待转换信号，每一第五d触发器的时钟信号输入端输入参考时钟信号的反相信号；
11、低速移位电路中的每一第六d触发器的数据输入端与对应的一个第五d触发器的数据输出端连接，且每一第六d触发器的时钟信号输入端与分频信号组合电路的输出端连接，在en为高电平时，每一第六d触发器的数据输出端输出一路并行信号，在en为低电平时，前四个第六触发器的数据输出端输出一路并行信号；
12、其中，第五d触发器和第六d触发器都为上升沿触发。
13、在本申请的一种可选实施例中，第一逻辑门电路包括与非门电路和第一与门电路，与非门电路的一个输入端输入en，与非门电路的另一个输入端输入第三d触发器的反相输出信号，与非门电路的输出端与第一与门电路的一个输入端连接，第一与门电路的另一个输入端输入第一d触发器的反相输出信号，第一与门电路的输出端与第一d触发器的数据输入端连接；
14、第一d触发器的时钟信号输入端输入参考时钟信号，且第一d触发器为上升沿触发。
15、在本申请的一种可选实施例中，第二逻辑门电路包括第二与门电路、第三与门电路和第一或门电路，第二与门电路的一个输入端输入第一d触发器的输出信号，第二与门电路的另一个输入端输入第二d触发器的反相输出信号，第三与门电路的一个输入端输入第一d触发器的反相输出信号，第三与门电路的另一个输入端输入第二d触发器的输出信号，第一或门电路的两个输入端分别与第二与门电路和第三与门电路的输出端连接，第一或门电路的输出端与第二d触发器的数据输入端连接；
16、第二d触发器和第三d触发器的时钟信号输入端分别输入参考时钟信号，且第二d触发器和第三d触发器都为上升沿触发。
17、在本申请的一种可选实施例中，第三逻辑门电路包括反相器和第四与门电路，反相器输入端输入参考时钟信号，反相器的输出端与第四d触发器的时钟信号输入端连接，第四与门电路的一个输入端输入en，第四与门电路的另一端输入第二d触发器的反相输出信号，第四与门电路的输出端与第四d触发器的数据输入端连接；
18、第四逻辑门电路包括第二或门电路，第二或门电路的一个输入端与第四d触发器的输数据输出端连接，第二或门电路的另一个输入端输入第二d触发器的反相信号；
19、第四d触发器的时钟信号输入端输入参考时钟信号，且第四d触发器为上升沿触发。
20、第二方面，本申请实施例提供了一种基于第一方面任一实施例的双模串并转换电路的串并信号转换方法，包括：
21、利用基于第一逻辑门电路和第一d触发器构建的第一信号生成电路，生成第一过程信号；
22、利用基于第二逻辑门电路和第二d触发器构建的第二信号生成电路，生成第二过程信号；
23、利用基于第三d触发器构建的第二信号生成电路，生成第三过程信号；其中，第一逻辑门电路用于执行逻辑运算q1！&(en&q3！)！，第二逻辑门电路用于执行逻辑运算(q2&q1！)+(q2！&q1)，第三d触发器的数据输入端输入第二d触发器的输出信号，q1为第一d触发器上一时刻输出的第一过程信号，q2为第二d触发器上一时刻输出的第二过程信号，q3为第三d触发器上一时刻输出的第三过程信号，en为使能信号；在参考时钟信号的作用下，当en为高电平时，第一过程信号、第二过程信号和第三过程信号的第一组合状态的一个周期为5个参考时钟周期，且第一组合状态按照111，001，100，010和011的顺序循环变化本文档来自技高网...
【技术保护点】
1.一种双模串并转换电路，其特征在于，包括：
2.根据权利要求1所述的双模串并转换电路，其特征在于，所述高速移位电路中级联的五个第五D触发器中后一个第五D触发器的数据输入端与前一个第五D触发器的数据输出端连接，且第一个第五D触发器的数据输出端输入所述待转换信号，每一第五D触发器的时钟信号输入端输入所述参考时钟信号的反相信号；
3.根据权利要求1所述的双模串并转换电路，其特征在于，所述第一逻辑门电路包括与非门电路和第一与门电路，所述与非门电路的一个输入端输入EN，所述与非门电路的另一个输入端输入所述第三D触发器的反相输出信号，所述与非门电路的输出端与所述第一与门电路的一个输入端连接，所述第一与门电路的另一个输入端输入所述第一D触发器的反相输出信号，所述第一与门电路的输出端与所述第一D触发器的数据输入端连接；
4.根据权利要求1所述的双模串并转换电路，其特征在于，所述第二逻辑门电路包括第二与门电路、第三与门电路和第一或门电路，所述第二与门电路的一个输入端输入所述第一D触发器的输出信号，所述第二与门电路的另一个输入端输入所述第二D触发器的反相输出信号
5.根据权利要求1所述的双模串并转换电路，其特征在于，所述第三逻辑门电路包括反相器和第四与门电路，所述反相器输入端输入所述参考时钟信号，所述反相器的输出端与所述第四D触发器的时钟信号输入端连接，所述第四与门电路的一个输入端输入EN，所述第四与门电路的另一端输入所述第二D触发器的反相输出信号，所述第四与门电路的输出端与所述第四D触发器的数据输入端连接；
6.一种基于权利要求1至5中任一所述双模串并转换电路的串并信号转换方法，其特征在于，包括：
7.根据权利要求6所述的串并信号转换方法，其特征在于，所述利用基于五个第五D触发器级联构建的高速移位电路，对待转换信号进行第一移位处理，并利用基于五个第六D触发器构建的低速移位电路，对经第一移位处理后的所述待转换信号进行第二移位处理，具体包括：
8.根据权利要求6所述的串并信号转换方法，其特征在于，所述利用基于第一逻辑门电路和第一D触发器构建的第一信号生成电路，生成第一过程信号，包括：
9.根据权利要求6所述的串并信号转换方法，其特征在于，所述利用基于第二逻辑门电路和第二D触发器构建的第二信号生成电路，生成第二过程信号，包括：
10.根据权利要求6所述的串并信号转换方法，其特征在于，所述利用基于第三逻辑门电路和第四D触发器构建的第二延迟信号生成电路，生成第二过程延迟信号，并利用基于第四逻辑门电路构建的分频信号组合电路，当EN为高电平时输出五分频信号，当EN为低电平时输出四分频信号，包括：
...【技术特征摘要】
1.一种双模串并转换电路，其特征在于，包括：
2.根据权利要求1所述的双模串并转换电路，其特征在于，所述高速移位电路中级联的五个第五d触发器中后一个第五d触发器的数据输入端与前一个第五d触发器的数据输出端连接，且第一个第五d触发器的数据输出端输入所述待转换信号，每一第五d触发器的时钟信号输入端输入所述参考时钟信号的反相信号；
3.根据权利要求1所述的双模串并转换电路，其特征在于，所述第一逻辑门电路包括与非门电路和第一与门电路，所述与非门电路的一个输入端输入en，所述与非门电路的另一个输入端输入所述第三d触发器的反相输出信号，所述与非门电路的输出端与所述第一与门电路的一个输入端连接，所述第一与门电路的另一个输入端输入所述第一d触发器的反相输出信号，所述第一与门电路的输出端与所述第一d触发器的数据输入端连接；
4.根据权利要求1所述的双模串并转换电路，其特征在于，所述第二逻辑门电路包括第二与门电路、第三与门电路和第一或门电路，所述第二与门电路的一个输入端输入所述第一d触发器的输出信号，所述第二与门电路的另一个输入端输入所述第二d触发器的反相输出信号，所述第三与门电路的一个输入端输入所述第一d触发器的反相输出信号，所述第三与门电路的另一个输入端输入所述第二d触发器的输出信号，所述第一或门电路的两个输入端分别与所述第二与门电路和所述第三与门电路的输出端连接，所述第一或门电路的输出端与所述第二d触发器的数据输入端连接；
5.根据权利要...
【专利技术属性】
技术研发人员：刘盾，王晓阳，张晓辉，
申请(专利权)人：上海奎芯集成电路设计有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。