【技术实现步骤摘要】
本专利技术设计电子信息，具体为一种多通道同步收发信装置及同步方法，可应用于数字波束成形系统设计。
技术介绍
1、依托软件定义无线电思想的多通道信号采集发送处理机常用于波束成形系统的设计，具有提高信号的信噪比，提升系统的抗干扰能力的优势。然而，该设计往往对采集和发送通道的同步性提出较高的要求，并且随着阵元数量的增加，同步校准系统的复杂度也随之增加。
2、作为相关领域的研究者，除了确保系统收发通道的同步性满足需求之外，多通道收发信装置进行同步校准时所需的设备成本、测试环境的搭建难度、使用的灵活性一直也是需要考虑的重要因素。因此，如何结合集成式片上系统的发展，简化传统多通道同步收发信装置系统的设计，降低系统的复杂度，一直是需要解决的问题所在。
技术实现思路
1、本专利技术的目的是，针对
技术介绍
存在的问题，提供一种多通道同步收发信装置及同步方法，能够减少传统同步校准所占用的资源量，降低系统设计的复杂度。
2、为实现上述目标，根据本专利技术的第一个方面，本专利技术采用以下技术方案：
3、一种多通道同步收发信装置，其特征在于：所述的多通道同步收发信装置由n个多通道信号采集发送板卡和1个频综计算板卡组成，其中，
4、所述多通道信号采集发送板卡包括时钟模块和集成式片上系统，所述的集成式片上系统包括数据补偿单元、数据接收单元、数据生成单元、延时单元、多块同步单元和m个tile块，每个tile块由adc或dac构成；
5、所述的频综计算板卡包
6、优选的，所述的1:n缓冲单元型号为adi的hmc987lp5e。
7、优选的，所述的时钟模块为ti的lmk0428x，将来自1:n缓冲单元的sync信号和基准参考时钟分别接入时钟模块的sync管脚和参考时钟管脚。由sync信号确定时钟模块输入参考时钟和输出时钟的固定相位关系，实现多路输出时钟的拉齐。
8、所述的数据补偿单元用于接收补偿计算单元发送的相对时延值，利用校准补偿算法将相对时延值在基带数据处进行补偿。
9、所述的数据生成单元用于波形数据的生成，输出波形的幅度、频率和相位可调，所述的数据接收单元用于接收波形数据的缓存。
10、所述的延时单元使用时钟模块输出的逻辑参考时钟捕获逻辑定时参考用于定时触发信号的延时，实现多通道信号采集发送卡间定时触发信号的输出对齐。
11、所述的多块同步单元接收到定时触发信号后触发复位操作复位内部锁相环的分频器和nco的数字分频器，实现集成式片上系统内部高速采样时钟的相位对齐。逻辑参考时钟通过捕获逻辑定时参考复位tile块内双时钟fifo的计数器，tile块内将模拟定时参考通过fifo发送给逻辑端，当逻辑参考时钟检测到模拟定时参考立刻停止计数器，即多通道间的时延值可由计数器的值所表征。
12、根据本专利技术的第二个方面，本专利技术采用以下技术方案：
13、利用上述多通道同步收发信装置的同步方法，其特征在于：
14、所述的时钟产生单元产生sync信号经1:n缓冲单元输出n路sync信号至时钟模块；
15、所述的时钟产生单元产生基准参考时钟经1:n缓冲单元输出n路基准参考时钟至时钟模块；
16、所述的时钟模块将来自1:n缓冲单元的sync信号和基准参考时钟分别接入时钟模块的sync管脚和参考时钟管脚；
17、所述的每个时钟模块输出分别为模拟定时参考时钟、逻辑定时参考时钟、模拟参考时钟、逻辑参考时钟的4路时钟至每个集成式片上系统中命名为analog_sysref、pl_sysref、pl_refclk、analog_refclk的四个管脚；
18、所述的延时单元使用时钟模块输出的逻辑参考时钟捕获逻辑定时参考用于定时触发信号的延时，实现多板间定时触发信号的输出对齐。
19、进一步地，所述的功分单元、合路单元所带来的延时残差可提前进行校准补偿。
20、进一步地，所述的多块同步单元的根据时钟模块提供的四路时钟，完成tile间的时延对齐以及双时钟fifo的确定性延迟补偿，实现所有tile的同步操作；所述的补偿计算单元进行n个多通道信号采集发送板卡间dac通道时延的计算，并将时延值反馈至每块板卡的数据补偿单元，由数据补偿单元在基带数据生成处完成相对时延的补偿；所述的补偿计算单元进行n个多通道信号采集发送板卡间adc通道时延的计算，并将时延值反馈至每块板卡的数据补偿单元，由数据补偿单元在基带数据接收处完成相对时延的补偿。
21、所述的补偿计算单元进行n个多通道信号采集发送板卡间dac通道的时延计算及补偿的具体流程如下：
22、步骤1补偿计算单元输出触发脉冲给多通道信号采集发送卡的数据补偿单元。
23、步骤2在数据补偿单元中进行延时操作，即对第2、3…n块的数据生成时刻分别延时10*(n-1)ms，且每块板卡的数据生成单元只产生10ms的数据波形，即对合路单元进行分时复用。
24、步骤3补偿计算单元根据10ms内采集的数据还原通道的波形，并在之后的某个时间节点以第一通道为参考计算其他通道的相对时延。
25、步骤4将相对时延值反馈至每块板卡的数据补偿单元，由数据补偿单元在基带数据生成处进行相对时延的补偿。
26、所述的补偿计算单元进行n个多通道信号采集发送板卡间adc通道的时延计算及补偿的具体流程如下：
27、步骤1补偿计算单元输出单音信号经功分单元输出n路发送至adc完成模数转换。
28、步骤2数据补偿单元提取收缓存的数据发送至补偿计算单元。
29、步骤3补偿计算单元将接收数据做fft转换后，以第一通道为参考计算其他通道的相对时延。
30、步骤4将时延值反馈至每块板卡的数据补偿单元，由数据补偿单元在基带数据接收处进行相对时延的补偿，完成n个多通道信号采集发送板卡板间信号同步校准的实现。
31、优选的，所述的功分单元和合路单元型号为min-circuit的adp-2-20+，功分单元和合路单元所带来的延时残差可提前进行校准补偿。
32、本专利技术利用上述多通道同步收发信装置，解决了随阵元数量的增加，同步校准系统的复杂度也随之增加的问题，即对多通道同步收发信装置的系统设计就行了优化，减少了多板间多通道信号同步校准所占用的资源量，降低了系统的设计复杂度。同时在同步操作过程中，多通道间的相对时延值可进行多次校准迭代，直到同步精度满足实际设计需求。
本文档来自技高网...【技术保护点】
1.一种多通道同步收发信装置，其特征在于：所述的多通道同步收发信装置由N个多通道信号采集发送板卡和频综计算板卡组成，
2.根据权利要求1所述的一种多通道同步收发信装置，其特征在于：
3.应用权利要求1所述的一种多通道同步收发信装置的同步方法，其特征在于：
4.根据权利要求3所述的同步方法，其特征在于：
5.根据权利要求3所述的同步方法，其特征在于：所述的功分单元、合路单元所带来的延时残差可提前进行校准补偿。
6.根据权利要求3所述的同步方法，其特征在于：所述的补偿计算单元进行N个多通道信号采集发送板卡间DAC通道的时延计算及补偿的具体流程如下：
7.根据权利要求3所述的同步方法，其特征在于：所述的补偿计算单元进行N个多通道信号采集发送板卡间ADC通道的时延计算及补偿的具体流程如下：
【技术特征摘要】
1.一种多通道同步收发信装置，其特征在于：所述的多通道同步收发信装置由n个多通道信号采集发送板卡和频综计算板卡组成，
2.根据权利要求1所述的一种多通道同步收发信装置，其特征在于：
3.应用权利要求1所述的一种多通道同步收发信装置的同步方法，其特征在于：
4.根据权利要求3所述的同步方法，其特征在于：
5.根据权利要求3所述的同步方...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。