【技术实现步骤摘要】
本专利技术涉及整流电路领域，特别涉及一种dcm同步整流控制电路。
技术介绍
1、随着工业社会的不断发展进步，世界各国对节能环保愈加重视，从而催生出一系列更高要求的能效标准来规范电源产品的开发设计，但是在某些大电流输出应用时，一般的反激式拓扑应用中所使用的整流二极管，由于存在导通压降大，耐压低，寄生电阻大等诸多问题，而无法满足更高要求的能效标准。
2、同步整流电路则是专门针对大电流输出情况进行应用的，它通过采用同步整流mos管来替代一般应用中的整流二极管，大大增强其耐压能力，而且同步整流mos管较低的导通电阻，也在降低损耗、提高效率时发挥了重要作用。
3、目前的同步整流控制方式主要为固定电压开通模式，虽然工作在ccm模式下一切正常，但是在dcm工作模式下很容易因激磁振荡引起同步整流控制器误开通，以至于变压器原边线圈和副边线圈存在共通的现象，所以，谐振过程中的误开通尖刺很容易损坏同步整流mos管以及变压器，破坏同步整流系统，因此，如何使同步整流管在激磁振荡期间不开通，是目前急需解决的问题之一。
技术实现思路
1、本专利技术提供了一种dcm同步整流控制电路，用于解决相关技术中同步整流管在激磁振荡期间不开通的问题。所述技术方案如下：
2、本专利技术提供了一种dcm同步整流控制电路，包括第一电容电路、第二电容电路、第一运算放大器和逻辑电路，所述第一电容电路的一端连接第一恒流源，所述第一电容电路的另一端与所述第一运算放大器的正相输入端相连，所述第一运算放大器
3、所述第一电容电路包括第一电容，在第一个开关周期内，所述第一电容电路用于同步整流管关断后第一个谐振周期信号时启动并对所述第一电容进行充电，所述第一个谐振周期信号记为信号s1；所述逻辑电路接入同步整流管的控制置位信号gate_set，并根据所述同步整流管的控制置位信号gate_set产生同步整流管的控制信号gate；
4、所述第二电容电路包括第二电容，从第二开关周期开始，当所述同步整流管的控制信号gate为高电平时对所述第二电容进行充电；当所述同步整流管的控制信号gate为低电平时对所述第二电容进行放电；当所述第二电容放电结束后，所述逻辑电路控制同步整流管的gate信号跟随所述同步整流管的控制置位信号gate_set；
5、在所述第一电容电压变化过程中，所述第一运算放大器起电压跟随的作用。
6、可选的，所述第一电容电路还包括第一控制开关和第二运算放大器；
7、所述第一控制开关的一端连接所述第一恒流源，所述第一控制开关的另一端连接所述第一电容，所述第一控制开关的控制端连接所述信号s1，所述第一电容的另一端连接所述第二运算放大器的输出端，其中，所述第二运算放大器的正相输入端设有参考电压vref，所述第二运算放大器的反相输入端与所述第二运算放大器的输出端相连；
8、所述第一控制开关用于在所述信号s1为高电平时闭合，或，在所述信号s1为低电平时断开，所述第一控制开关闭合状态下，所述第一电容以所述第一恒流源的电流开始充电；所述第二运算放大器通过所述输出端起到对所述参考电压vref跟随作用。
9、可选的，所述第二电容电路还包括第二控制开关、电压比较器、第二恒流源和第三控制开关；
10、所述第二控制开关的一端连接所述第一运算放大器的输出端，所述第二控制开关的另一端与所述电压比较器的正相输入端、所述第二电容的一端以及所述第三控制开关的一端连接，所述第二控制开关的控制端连接所述逻辑电路；
11、所述第三控制开关的另一端连接第二恒流源的一端，所述第三控制开关的控制端连接所述逻辑电路，所述第二恒流源的另一端和所述第二电容的另一端一并接地，所述电压比较器的反相输入端设有所述参考电压vref，所述电压比较器的输出端信号记为比较信号s2。
12、可选的，所述逻辑电路由第一与门、第二与门、第一非门和第二非门组成；
13、所述第一与门的第一输入端与所述电压比较器的输出端相连，所述第一与门的第二输入端与所述第一非门的输出端相连，且所述第一与门的输出端与所述第三控制开关的控制端以及所述第二非门的输入端相连，所述第二非门的输出端连接所述第二与门的第二输入端，所述第二与门的第一输入端接入所述同步整流管的控制置位信号gate_set，所述第二与门的输出端连接第一非门的输入端并记为所述同步整流管的控制信号gate，所述同步整流管的控制信号gate控制所述第二控制开关的控制端，所述第二与门的输出端还连接所述第二控制开关的控制端。
14、可选的，所述第一电容和所述第二电容的容值相等，且所述第一恒流源的电流是所述第二恒流源电流的n倍。
15、可选的，所述第一恒流源的电流与所述第二恒流源的电流相等，且所述第二电容的容值是所述第一电容的容值的n倍。
16、可选的，所述第一控制开关、所述第二控制开关和所述第三控制开关为高电平控制开关。
17、可选的，所述第二电容电路还用于所述同步整流管的gate信号低电平时对所述第二电容以1/n的电流进行放电，其中所述第二电容的放电时间为δt的n倍，记为所述同步整流管产生谐振周期放大信号s3，δt为第一个开关周期内记录同步整流管关断后的第一个谐振周期。
18、可选的，响应于所述第二电容放电结束，所述谐振周期放大信号s3转为低后，且所述gate_set信号置1时，所述gate信号为高，所述同步整流管开启。
19、可选的，所述同步整流管还包括信号放大引脚，所述信号放大引脚用于对谐振周期进行n倍放大。
20、本专利技术提供的技术方案带来的有益效果至少包括:
21、本专利技术提供了一种dcm同步整流控制电路，实现了自适应的屏蔽时间以避免在同步整流管关断后，采样端出现谐振期间误开启的问题；具体的，该控制电路包括第一电容电路、第二电容电路、第一运算放大器和逻辑电路，在同步整流管第一个开关周期内，第一电容电路用于同步整流管关断后第一个谐振周期信号时启动并对第一电容进行充电，从第二开关周期开始，gate信号为高电平时第二电容电路对第二电容进行充电，且gate信号低电平时对第二电容进行放电，并在第二电容放电结束后，逻辑电路控制同步整流管的gate信号跟随同步整流管的控制置位信号gate_set，从而通过放电时间实现自适应的屏蔽时间，待下个开关周期开始，重复上述充放电过程，只有当第二电容放电结束且逻辑电路满足条件时，gate信号再次为高，同步整流管才能开启，确保在谐振周期内，同步整流管不会再次导通。
本文档来自技高网...【技术保护点】
1.一种DCM同步整流控制电路，其特征在于，包括第一电容电路、第二电容电路、第一运算放大器和逻辑电路，所述第一电容电路的一端连接第一恒流源，所述第一电容电路的另一端与所述第一运算放大器的正相输入端相连，所述第一运算放大器的输出端与所述第二电容电路的一端相连，所述第二电容电路的另一端与所述逻辑电路的一端相连；
2.根据权利要求1所述的DCM同步整流控制电路，其特征在于，所述第一电容电路还包括第一控制开关和第二运算放大器；
3.根据权利要求2所述的DCM同步整流控制电路，其特征在于，所述第二电容电路还包括第二控制开关、电压比较器、第二恒流源和第三控制开关；
4.根据权利要求3所述的DCM同步整流控制电路，其特征在于，所述逻辑电路由第一与门、第二与门、第一非门和第二非门组成；
5.根据权利要求1-4任一所述的DCM同步整流控制电路，其特征在于，所述第一电容和所述第二电容的容值相等，且所述第一恒流源的电流是所述第二恒流源电流的N倍。
6.根据权利要求1至4任一所述的DCM同步整流控制电路，其特征在于，所述第一恒流源的电流与所述第
7.根据权利要求3所述的DCM同步整流控制电路，其特征在于，所述第一控制开关、所述第二控制开关和所述第三控制开关为高电平控制开关。
8.根据权利要求1至4任一所述的DCM同步整流控制电路，其特征在于，所述第二电容电路还用于所述同步整流管的GATE信号低电平时对所述第二电容以1/N的电流进行放电，其中所述第二电容的放电时间为Δt的N倍，记为所述同步整流管产生谐振周期放大信号S3，Δt为第一个开关周期内记录同步整流管关断后的第一个谐振周期。
9.根据权利要求8所述的DCM同步整流控制电路，其特征在于，响应于所述第二电容放电结束，所述谐振周期放大信号S3转为低后，且所述GATE_set信号置1时，所述GATE信号为高，所述同步整流管开启。
10.根据权利要求8所述的DCM同步整流控制电路，其特征在于，所述同步整流管还包括信号放大引脚，所述信号放大引脚用于对谐振周期进行N倍放大。
...【技术特征摘要】
1.一种dcm同步整流控制电路，其特征在于，包括第一电容电路、第二电容电路、第一运算放大器和逻辑电路，所述第一电容电路的一端连接第一恒流源，所述第一电容电路的另一端与所述第一运算放大器的正相输入端相连，所述第一运算放大器的输出端与所述第二电容电路的一端相连，所述第二电容电路的另一端与所述逻辑电路的一端相连；
2.根据权利要求1所述的dcm同步整流控制电路，其特征在于，所述第一电容电路还包括第一控制开关和第二运算放大器；
3.根据权利要求2所述的dcm同步整流控制电路，其特征在于，所述第二电容电路还包括第二控制开关、电压比较器、第二恒流源和第三控制开关；
4.根据权利要求3所述的dcm同步整流控制电路，其特征在于，所述逻辑电路由第一与门、第二与门、第一非门和第二非门组成；
5.根据权利要求1-4任一所述的dcm同步整流控制电路，其特征在于，所述第一电容和所述第二电容的容值相等，且所述第一恒流源的电流是所述第二恒流源电流的n倍。
6.根据权利要求1至4任一所述的dcm同步整流控制...
【专利技术属性】
技术研发人员：张杰，刘秋平，隋晶，
申请(专利权)人：启东力生美集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。