一种零电位电流采样电路及PFC芯片制造技术

本发明专利技术提供了一种零电位电流采样电路及PFC芯片。零电位电流采样电路包括：采样端，用于接入外部检测点；第一主电路，与采样端之间电连接，用于采集外部检测点在第一电压范围时的第一电流值；第一镜像电路，与第一主电路电连接，用于输出第一电流值对应的第一镜像电流值；第二主电路，与采样端之间电连接，且与第一主电路之间以并联方式连接，用于采集外部检测点在第二电压范围时的第二电流值，第二电压范围的最小值大于第一电压范围的最大值；第二镜像电路，与第二主电路电连接，用于输出第二电流值对应的第二镜像电流值，第二镜像电路的输出端与第一镜像电路的输出端电连接后作为采样电流输出端。本发明专利技术方案可以在低电压下准确检测零电位电流。检测零电位电流。检测零电位电流。

【技术实现步骤摘要】
一种零电位电流采样电路及PFC芯片


[0001]本专利技术涉及一种采样电路
，尤其涉及一种零电位电流采样电路及PFC芯片。

技术介绍

[0002]在电流控制型的功率因素校正(Power Factor Correction，PFC)电路中，PFC芯片通过CS(Current sense)脚检测系统的电流，并根据CS脚反馈的电流值调节导通占空比来控制电路电流的相位，从而提高功率矫正因子。
[0003]图1示出了现有技术中零电位电流采样电路的示意性电路结构图。如图1所示，IAMP为共栅级运算放大器，设置PFC电路的零电位点为A，外部通过电阻R3连接至检测点B。若IAMP正常工作，那么I
R1
＝I
R2
，当检测点B为负值时，电阻R3有电流流过，且该电流为检测点B处的电压值V
B
和R3之间的比值，M1为采样MOS管，且流过M1的电流为(V
B
/R3)
‑
I
R2
，M2为镜像MOS管，通过M2将M1采样到的电流输出到PFC芯片的输入端。但若检测点B处的电压值V
B
接近0V，I
R3
几乎为0，则会遇到如图2所示的采样困难(波形丢失，采不到信号)，且I
R1
和I
R2
很小，使IAMP的带宽减小，影响速率，使检测结果出现误差和错误。图3示出了现有技术中零电位电流采样电路在图1所示B处的实际电压随时间变化的波形图。如图3所示，该检测点B处的电压为负半周的三角波电压，当电压接近0V时，检测电路的难度极大增加。
[0004]因此，现有技术中的零电位电流采样电路存在检测点的电压值接近0V时检测结果出现误差和错误的问题。

技术实现思路

[0005]为了解决以上问题，第一方面，本专利技术提供了一种零电位电流采样电路，包括：
[0006]采样端，用于接入外部检测点；
[0007]第一主电路，与所述采样端之间电连接，用于采集所述外部检测点在第一电压范围时的第一电流值；
[0008]第一镜像电路，与所述第一主电路电连接，用于输出所述第一电流值对应的第一镜像电流值，所述第一电流值和所述第一镜像电流值的比值为n；
[0009]第二主电路，与所述采样端之间电连接，且与所述第一主电路之间以并联方式连接，用于采集所述外部检测点在第二电压范围时的第二电流值，所述第二电压范围的最小值大于所述第一电压范围的最大值；
[0010]第二镜像电路，与所述第二主电路电连接，用于输出所述第二电流值对应的第二镜像电流值，所述第二镜像电路的输出端与所述第一镜像电路的输出端电连接后作为采样电流输出端，所述第二电流值和所述第二镜像电流值的比值为n。
[0011]可选地，所述第一主电路包括第一采样MOS管，所述零电位电流采样电路还包括：
[0012]共栅级运算放大器，其输出端与所述第一采样MOS管的连接，且其第一输入端与所述第一采样MOS管连接，以与所述第一采样MOS管之间形成负反馈。
[0013]可选地，所述第二主电路包括第二采样MOS管，所述采样端还包括与所述外部检测点电连接的第一电阻和与所述第一电阻电连接的第二电阻；
[0014]所述第二采样MOS管电连接至所述第一电阻和所述第二电阻之间，且所述第二采样MOS管和所述第一采样MOS管的控制端电连接至所述共栅级运算放大器的输出端。
[0015]可选地，所述零电位电流采样电路还包括：
[0016]采样电路输入端；
[0017]第三电阻，电连接至所述采样电路输入端和所述共栅级运算放大器的所述第一输入端；
[0018]第四电阻，电连接至所述共栅级运算放大器的第二输入端；
[0019]所述第二电阻、所述第三电阻和所述第四电阻的阻值相等，且阻值均为百欧级。
[0020]可选地，所述第一主电路还包括与所述第一采样MOS管串联连接的第一限流MOS管，所述零电位电流采样电路还包括：
[0021]恒流源；
[0022]基本MOS管，与所述恒流源以串联方式电连接，且与所述第一限流MOS管成比例关系；
[0023]其中，所述第一主电路的最大电流等于所述共栅级运算放大器的第二输入端的电流。
[0024]可选地，所述第二主电路还包括与所述第二采样MOS管串联连接的第二限流MOS管，所述第二限流MOS管与所述基本MOS管成比例关系；
[0025]其中，所述第二主电路的最大电流大于所述第一主电路的最大电流。
[0026]可选地，所述第一镜像电路包括：
[0027]第三限流MOS管；
[0028]第一镜像MOS管，所述第一镜像MOS管与所述第三限流MOS管串联连接，所述第一镜像MOS管的控制端电连接至所述共栅级运算放大器的输出端；
[0029]第三限流MOS管和所述第一镜像MOS管的比值等于所述第一限流MOS管和所述第一采样MOS管的比值。
[0030]可选地，所述第二镜像电路包括：
[0031]第四限流MOS管；
[0032]第二镜像MOS管，所述第二镜像MOS管与所述第四限流MOS管串联连接，所述第二镜像MOS管控制端电连接至所述共栅级运算放大器的输出端；
[0033]所述第四限流MOS管和所述第二镜像MOS管的比值等于所述第二限流MOS管和所述第二采样MOS管的比值。
[0034]可选地，所述第一采样MOS管与所述第一镜像MOS管的比值等于所述第一限流MOS管和所述第三限流MOS管的比值，且等于所述第二采样MOS管和所述第二镜像MOS管的比值，且等于所述第二限流MOS管与所述第四限流MOS管的比值。
[0035]第二方面，本专利技术还提供了一种PFC芯片，包括如前述的零电位电流采样电路。
[0036]根据本专利技术的方案，通过设置第一主电路、第一镜像电路、第二主电路和第二镜像电路，并使第一主电路采集外部检测点在第一电压范围时的第一电流值，第二主电路采集外部检测点在第二电压范围时的第二电流值，且第二电压范围的最小值大于第一电压范围
的最大值，并且将第二镜像电路的输出端与第一镜像电路的输出端电连接后作为采样电流输出端，由此可以输出第一镜像电流值和第二镜像电流值之和。也就是说，一个电路可以用来采集低电压，另一个电路可以采集高电压，从而在低电压下准确检测零电位电流，提高了低电压检测的准确率。
附图说明
[0037]图1示出了现有技术中零电位电流采样电路的示意性电路结构图；
[0038]图2示出了现有技术中零电位电流采样电路采样的电流波形图；
[0039]图3示出了现有技术中零电位电流采样电路在图1所示B处的实际电压随时间变化的波形图；
[0040]图4示出了根据本专利技术一个实施例的零电位电流采样电路的示意性电路结构图；
[0041]图5示出了根据本专利技术一个实施例的零电位电流采样电路在图4所示部分位置处的实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种零电位电流采样电路，其特征在于，包括：采样端，用于接入外部检测点；第一主电路，与所述采样端之间电连接，用于采集所述外部检测点在第一电压范围时的第一电流值；第一镜像电路，与所述第一主电路电连接，用于输出所述第一电流值对应的第一镜像电流值，所述第一电流值和所述第一镜像电流值的比值为n；第二主电路，与所述采样端之间电连接，且与所述第一主电路之间以并联方式连接，用于采集所述外部检测点在第二电压范围时的第二电流值，所述第二电压范围的最小值大于所述第一电压范围的最大值；第二镜像电路，与所述第二主电路电连接，用于输出所述第二电流值对应的第二镜像电流值，所述第二镜像电路的输出端与所述第一镜像电路的输出端电连接后作为采样电流输出端，所述第二电流值和所述第二镜像电流值的比值为n。2.根据权利要求1所述的零电位电流采样电路，其特征在于，所述第一主电路包括第一采样MOS管，所述零电位电流采样电路还包括：共栅级运算放大器，其输出端与所述第一采样MOS管的连接，且其第一输入端与所述第一采样MOS管连接，以与所述第一采样MOS管之间形成负反馈。3.根据权利要求2所述的零电位电流采样电路，其特征在于，所述第二主电路包括第二采样MOS管，所述采样端还包括与所述外部检测点电连接的第一电阻和与所述第一电阻电连接的第二电阻；所述第二采样MOS管电连接至所述第一电阻和所述第二电阻之间，且所述第二采样MOS管和所述第一采样MOS管的控制端电连接至所述共栅级运算放大器的输出端。4.根据权利要求3所述的零电位电流采样电路，其特征在于，还包括：采样电路输入端；第三电阻，电连接至所述采样电路输入端和所述共栅级运算放大器的所述第一输入端；第四电阻，电连接至所述共栅级运算放大器的第二输入端；所述第二电阻、所述第三电阻和所述第四电阻的阻值相等，且阻值均为百欧级。5.根据权利要求3或4所述的零电位电流采样电路，...

【专利技术属性】
技术研发人员：汤少鳞，鲁苏，赵伍艳，仲剑鹏，
申请(专利权)人：启东力生美集成电路有限公司，
类型：发明
国别省市：