【技术实现步骤摘要】
本技术涉及神经网络硬件系统领域，尤其涉及适用小样本神经网络硬件加速系统的可重构特征度量电路。
技术介绍
1、近些年来，深度学习成为了人工智能的主要技术手段，在图像识别、语音识别等多个方向都有了重大突破，并且在日常生活中起到了重要的作用。目前深度学习的学习过程中往往需要至少数百甚至上千个样本才能完成学习。但在实际生活中，面对一个新任务时，可能不具备大量可用于学习的样本。小样本学习网络产生的初衷就是模仿人类，希望能够在很少的样本情况下也能学习到新概念。小样本学习不同于传统深度学习的地方在于，只需要少量样本就能对未知类别的分类。
2、边缘端和嵌入式设备对小样本神经网络硬件加速系统有很大潜在需求。通常，小样本神经网络需要使用卷积神经网络进行特征提取，使用度量模块进行分类。目前，对于进行特征提取的卷积神经网络的硬件加速研究较为广泛，通常使用计算资源复用、数据重用的技术，实现了输入特征图并行计算、卷积窗口内部并行计算、输出特征图并行计算、同一输入的卷积并行计算，加速器性能较好。
3、度量模块首先对查询图像特征向量和各支持集图像特征向量的相似度进行度量，然后根据相似度度量大小判断查询图像与某一支持集图像属于同类。用于小样本神经网络的度量算法影响网络识别效果，使用最多、识别效果最好的主要是欧几里得距离与余弦距离，但目前缺乏对适用于小样本神经网络的度量电路的研究。特别是不同的应用环境，支持图像的种类、特征向量的维度、适合的度量方式都会不同，如果采用固定维度的欧式距离计算电路或是余弦距离计算电路实现小样本神经网络硬件加速电路
技术实现思路
1、本技术的目的在于解决现有技术中对特征度量不够灵活的问题，设计了适用于小样本神经网络的可重构度量电路，对小样本神经网络的主流度量方式进行了硬件实现，采用可重构配置，更加灵活且节省资源，且不工作时寄存器不翻转，降低了功耗。有参分类器可以在无参分类器的基础上结合卷积神经网络实现。
2、本技术解决其技术问题所采用的技术方案是：提供一种适用小样本神经网络硬件加速系统的可重构特征度量电路，包括：
3、信号输入口，用于接收控制信号以及待计算的数据信号；
4、减法器，与信号输入口相连接以接收输入信号；
5、配置寄存器，输入端与信号输入口相连接以接收控制信号，输出端输出配置信号；
6、第一选择器，具有两个信号输入端和一个控制端，其中一个信号输入端与信号输入口相连接以接收数据信号，另一个信号输入端与减法器的输出端相连接以接收减法器输出信号，控制端与配置寄存器相连接以接收配置信息；
7、第二选择器，具有两个信号输入端和一个控制端，其中一个信号输入端与信号输入口相连接以接收数据信号，另一个信号输入端与第一选择器的输出端相连接，控制端与配置寄存器相连接以接收配置信息；
8、第一向量点乘累加模块，具有两个信号输入端和一个控制端，其中一个信号输入端与第一选择器的输出端相连接，另一个信号输入端与第二选择器的输出端相连接，控制端与信号输入口相连接以接收控制信号；
9、第三选择器，具有两个信号输入端和一个控制端，其中一个信号输入端与信号输入口相连接以接收数据信号，另一个输入端的输入恒为0，控制端与配置寄存器相连接以接收配置信息；
10、第二向量点乘累加模块，具有两个信号输入端和一个控制端，其中两个信号输入端均与第三选择器的输出端相连接，控制端与信号输入口相连接以接收控制信号；
11、寄存器，与第一向量点乘累加模块的输出端相连接；
12、平方根模块，与第二向量点乘累加模块的输出段相连接；
13、除法器，具有两个信号输入端，其中一个输入端与寄存器的输出端相连接，另一个输入端与平方根模块的输出端相连接；
14、输出结果选择模块，具有两个输入端和一个控制端，其中一个输入端与第一向量点乘累加模块的输出端相连接，另一个输入端与除法器的输出端相连接，控制端与配置寄存器相连接以接收配置信息；
15、信号输出口，与输出结果选择模块的输出端相连接，用于输出计算好的数据信号。
16、优选的，控制信号包括片选信号、读写信号和地址信号。
17、优选的，所述第一向量点乘累加模块和第二向量点乘累加模块的结构相同，均包括：
18、乘法器，具有两个信号输入端，作为向量点乘累加模块的两个信号输入端；
19、第四选择器，具有两个信号输入端和一个控制端，其中一个信号输入端与乘法器的输出端相连接，另一个信号输入端的输入恒为0，控制端接收控制信息和第一比较器输出的比较信号；
20、第一d触发器，具有一个信号输入端和一个时钟输入端，信号输入端与第四选择器的输出端相连接，时间信号口时钟输入端输入d触发器工作所需要的时钟信号。
21、第一加法器，具有两个信号输入端，其中一个信号输入端与第一d触发器的输出端相连接，另一个信号输入端与第二d触发器的输出端相连接；
22、第五选择器，具有两个信号输入端和一个控制端，其中一个信号输入端与第一加法器的输出端相连接，另一个信号输入端的输入恒为0，控制端接收控制信息和第一比较器输出的比较信号；
23、第二d触发器，具有一个信号输入端和一个时钟输入端，信号输入端与第五选择器的输出端相连接，时间信号口时钟输入端输入d触发器工作所需要的时钟信号。
24、第一比较器具有两个信号输入端，其中一个信号输入端用于接收控制信号，另一个信号输入端接收预先设置好的初始信号addr_mult，根据初始信号和控制信号的比较结果输出比较信号。
25、优选的，还包括有效信号控制模块，所述有效信号控制模块具有两个控制端和一个输出端，其中一个控制端与信号输入口相连接以接收控制信号，另一个控制端与配置寄存器相连接以接收配置信号，输出端输出运算结果有效信号或无效信号。
26、优选的，所述有效信号控制模块，包括：
27、第二比较器，具有两个信号输入端，其中一个信号输入端用于接收控制信号，另一个信号输入端接收预先设置好的初始信号addr_mult，根据初始信号和控制信号的比较结果输出比较信号；
28、第二加法器，具有两个信号输入端，其中一个信号输入端与第三d触发器的输出端相连接，另一个信号的输入端恒为1；
29、第六选择器，具有三个信号输入端和一个控制端，其中第一个信号输入端与第二加法器的输出端相连接，第二个信号输入端与第三d触发器的输出端相连接，第三个信号输入端的输入恒为0，控制端接收控制信号和比较信号；
30、第三d触发器，具有一个信号输入端和一个时钟输入端，信号输入端与第六选择器的输出端相连接，时间信号口时钟输入端输入d触发器工作所需要的时钟信号。
31、第三加法器，具有两个信号输入端，两个输入信号端均接收控制信号。
32、第七选择器，具有两个信本文档来自技高网...
【技术保护点】
1.一种适用小样本神经网络硬件加速系统的可重构特征度量电路，其特征在于，包括：
2.根据权利要求1所述的适用小样本神经网络硬件加速系统的可重构特征度量电路，其特征在于，控制信号包括片选信号、读写信号和地址信号。
3.根据权利要求1所述的适用小样本神经网络硬件加速系统的可重构特征度量电路，其特征在于，所述第一向量点乘累加模块和第二向量点乘累加模块的结构相同，均包括：
4.根据权利要求1所述的适用小样本神经网络硬件加速系统的可重构特征度量电路，其特征在于，还包括有效信号控制模块，所述有效信号控制模块具有两个控制端和一个输出端，其中一个控制端与信号输入口相连接以接收控制信号，另一个控制端与配置寄存器相连接以接收配置信号，输出端输出运算结果有效信号或无效信号。
5.根据权利要求4所述的适用小样本神经网络硬件加速系统的可重构特征度量电路，其特征在于，所述有效信号控制模块，包括：
【技术特征摘要】
1.一种适用小样本神经网络硬件加速系统的可重构特征度量电路，其特征在于，包括：
2.根据权利要求1所述的适用小样本神经网络硬件加速系统的可重构特征度量电路，其特征在于，控制信号包括片选信号、读写信号和地址信号。
3.根据权利要求1所述的适用小样本神经网络硬件加速系统的可重构特征度量电路，其特征在于，所述第一向量点乘累加模块和第二向量点乘累加模块的结构相同，均包括：
4.根据权...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。