System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 异常断电后的编码方法和存储器存储装置制造方法及图纸_技高网

异常断电后的编码方法和存储器存储装置制造方法及图纸

技术编号:41278887 阅读:5 留言:0更新日期:2024-05-11 09:30
本发明专利技术提供一种异常断电后的跨单元编码方法、存储器存储装置。所述方法包括:对预设写入第一编码群组的第一数据执行第一跨单元编码,以获得对应于第一编码群组的暂态奇偶数据;将暂态奇偶数据缓存于缓冲存储器中;在发生异常断电事件并重新上电后,响应于重新产生暂态奇偶数据所需的时间长度大于临界值,将空白的实体单元重新分组至第二编码群组;对预设写入第一编码群组的第二数据执行第二跨单元编码,以获得对应于第二编码群组的第二奇偶数据。藉此,可提高系统稳定性。

【技术实现步骤摘要】

本专利技术涉及一种存储器控制技术,尤其涉及一种异常断电后的跨单元编码方法和存储器存储装置。


技术介绍

1、随着可复写式非易失性存储器模块的数据存储密度越来越高,针对单一实体单元(例如单一实体页)进行数据编码保护的数据保护技术已不足以确保数据的正确性。因此,部分类型的可复写式非易失性存储器模块进一步采用跨单元的数据编码技术,来针对属于同一编码群组的多个实体单元(例如多个实体页)进行跨单元编码,以提高数据存储的稳定度。

2、但是,在跨单元编码的过程中,若发生异常断电事件,由于跨单元编码被中断,跨单元编码数据丢失,在系统重新上电后,为了继续完成先前被意外中断的写入程序,系统必须在开机后的初始化操作中重建丢失的数据,从而可能会导致装置的初始化操作超时和/或发生数据写入失败,从而降低系统稳定性。


技术实现思路

1、本专利技术提供一种异常断电后的跨单元编码方法、存储器存储装置及存储器控制电路单元,可改善上述问题。

2、本专利技术的范例实施例提供一种异常断电后的跨单元编码方法,其用于可复写式非易失性存储器模块,所述可复写式非易失性存储器模块包括多个编码群组,所述多个编码群组各别包括多个实体单元,所述跨单元编码方法包括:从主机系统接收多个第一写入指令,其中所述多个第一写入指令指示存储多个第一数据,且所述多个第一数据预设写入第一编码群组;对所述多个第一数据执行第一跨单元编码,以获得对应于所述第一编码群组的暂态奇偶数据,将所述多个第一数据存储至所述第一编码群组的第一实体单元中,并将所述暂态奇偶数据缓存于缓冲存储器中;在发生所述异常断电事件并重新上电后,评估重新产生所述暂态奇偶数据所需的时间长度;响应于所述时间长度大于临界值,将所述第一编码群组的多个第二实体单元重新分组至第二编码群组,其中所述第二实体单元为所述第一编码群组中的空白实体单元,所述第一编码群组不同于所述第二编码群组;从所述主机系统接收多个第二写入指令,其中所述多个第二写入指令指示存储多个第二数据,且所述多个第二数据也预设写入所述第一编码群组;对所述多个第二数据执行第二跨单元编码,并将所述多个第二数据存储至所述第二编码群组的第二实体单元中,完成第二编码群组的整体写入后获得对应于所述第二编码群组的第二奇偶数据。

3、本专利技术的范例实施例另提供一种存储器存储装置,其包括连接接口单元,用以连接至主机系统;可复写式非易失性存储器模块,所述可复写式非易失性存储器模块包括多个编码群组,所述多个编码群组各别包括多个实体单元;以及存储器控制电路单元,连接至所述连接接口单元与所述可复写式非易失性存储器模块,其中所述存储器控制电路单元用以:从主机系统接收多个第一写入指令,其中所述多个第一写入指令指示存储多个第一数据,且所述多个第一数据预设写入第一编码群组;对所述多个第一数据执行第一跨单元编码,以获得对应于所述第一编码群组的暂态奇偶数据,将所述多个第一数据存储至所述第一编码群组的第一实体单元中,并将所述暂态奇偶数据缓存于缓冲存储器中;在发生所述异常断电事件并重新上电后,评估重新产生所述暂态奇偶数据所需的时间长度;响应于所述时间长度大于临界值,将所述第一编码群组的多个第二实体单元重新分组至第二编码群组,其中所述第二实体单元为所述第一编码群组中的空白实体单元,所述第一编码群组不同于所述第二编码群组;从所述主机系统接收多个第二写入指令,其中所述多个第二写入指令指示存储多个第二数据,且所述多个第二数据也预设写入所述第一编码群组;对所述多个第二数据执行第二跨单元编码,并将所述多个第二数据存储至所述第二编码群组的第二实体单元中,完成第二编码群组的整体写入后获得对应于所述第二编码群组的第二奇偶数据。

4、基于上述,本专利技术的范例实施例提出的异常断电后的跨单元编码方法、存储器存储装置及存储器控制电路单元,可在发生异常断电事件并重新上电后,对未写入的实体单元进行重新分组,并根据新的组别来对待编码数据直接进行跨单元编码。藉此,避免重新启动后主机长时间等待存储器存储装置做初始化的情况,可减少在系统重新上电后可能引起的初始化操作超时和/或发生数据写入失败等问题,进而提高系统稳定性。

本文档来自技高网...

【技术保护点】

1.一种异常断电后的跨单元编码方法,其特征在于,用于可复写式非易失性存储器模块,所述可复写式非易失性存储器模块包括多个编码群组,所述多个编码群组各别包括多个实体单元,所述跨单元编码方法包括:

2.根据权利要求1所述的跨单元编码方法,其中所述异常断电事件导致缓存于所述缓冲存储器中的所述暂态奇偶数据遗失。

3.根据权利要求1所述的跨单元编码方法,还包括:

4.根据权利要求3所述的跨单元编码方法,还包括:

5.根据权利要求1所述的跨单元编码方法,其中评估重新产生所述暂态奇偶数据所需的所述时间长度的步骤包括:

6.根据权利要求5所述的跨单元编码方法,其中所述计数信息反映所述可复写式非易失性存储器模块中用以存储所述多个第一数据的多个第一实体单元的总数。

7.根据权利要求1所述的跨单元编码方法,还包括

8.一种存储器存储装置,其特征在于,包括:

9.根据权利要求8所述的存储器存储装置,其中所述异常断电事件导致缓存于所述缓冲存储器中的所述暂态奇偶数据遗失。

10.根据权利要求8所述的存储器存储装置,其中所述存储器控制电路单元还用以:

11.根据权利要求10所述的存储器存储装置,其中所述存储器控制电路单元还用以:

12.根据权利要求8所述的存储器存储装置,其中所述存储器控制电路单元评估重新产生所述暂态奇偶数据所需的所述时间长度的操作包括:

13.根据权利要求12所述的存储器存储装置,其中所述计数信息反映所述可复写式非易失性存储器模块中用以存储所述多个第一数据的多个第一实体单元的总数。

14.根据权利要求8所述的存储器存储装置,其中所述存储器控制电路单元还用以:

...

【技术特征摘要】

1.一种异常断电后的跨单元编码方法,其特征在于,用于可复写式非易失性存储器模块,所述可复写式非易失性存储器模块包括多个编码群组,所述多个编码群组各别包括多个实体单元,所述跨单元编码方法包括:

2.根据权利要求1所述的跨单元编码方法,其中所述异常断电事件导致缓存于所述缓冲存储器中的所述暂态奇偶数据遗失。

3.根据权利要求1所述的跨单元编码方法,还包括:

4.根据权利要求3所述的跨单元编码方法,还包括:

5.根据权利要求1所述的跨单元编码方法,其中评估重新产生所述暂态奇偶数据所需的所述时间长度的步骤包括:

6.根据权利要求5所述的跨单元编码方法,其中所述计数信息反映所述可复写式非易失性存储器模块中用以存储所述多个第一数据的多个第一实体单元的总数。

7.根据权利要求1所述的跨单元编码方法...

【专利技术属性】
技术研发人员:梁月聪郑燕朱凯迪王志吴宗霖朱启傲
申请(专利权)人:合肥开梦科技有限责任公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1