【技术实现步骤摘要】
本专利技术涉及集成电路测试，具体涉及一种芯片内测试电路。
技术介绍
1、芯片内电路测试是指对芯片内部电路进行测试，以验证芯片的功能和性能是否符合设计要求。这种测试通常涉及到对芯片的输入信号进行激励，然后观察输出信号是否符合预期。芯片内电路测试可以帮助发现电路设计中的错误和缺陷，以及评估芯片的可靠性和稳定性。
2、现有技术中，已存在较多的对芯片内电路进行测试的方案。以图1所示的物理层芯片为例，该芯片包括模拟侧电路101和数字侧电路102，芯片左侧用于对模拟网络信号进行收发，在模拟侧电路101中经由输入接口1011、模数转换器1012转换为数字信号并传入数字侧电路102。随后，由数字信号处理模块1021、接收协议模块1022进行数字信号处理，再由gpio接口103输出。针对上述各模块，外部测试用的上位机基于探针进行采样，或通过读取芯片内的寄存器来进行测试过程。
3、但是，在实际实施过程中，专利技术人发现，受限于芯片本身的gpio接口限制，模拟侧电路101的输出信号往往不能直接读出。对此，现有技术是仅针对模拟侧电路101，包括模数转换器1012在内单独流片得到afe测试芯片进行测试，这导致了测试成本上升，效率低下的问题。
技术实现思路
1、针对现有技术中存在的上述问题，现提供一种芯片内测试电路。
2、具体技术方案如下：
3、一种芯片内测试电路，适用于待测芯片，所述待测芯片包括依次连接的模拟电路、数字电路和输入输出接口，所述模拟电路包括模数转
4、所述芯片内测试电路包括数据选择器模块；
5、所述数据选择器模块的第一输入端连接所述数字电路的输出端，所述数据选择器模块的第二输入端连接所述模数转换器的输出端，所述数据选择器模块的输出端连接所述输入输出接口；
6、当外部的上位机需要对所述待测芯片进行测试时，所述上位机连接所述输入输出接口，并控制所述数据选择器模块经由所述数字电路切换至所述模数转换器，以使得所述上位机获取所述模数转换器的输出信号并进行测试。
7、另一方面，所述模数转换器为多位模数转换器，所述数据选择器模块包括：
8、数据选择器，所述数据选择器的第一数据输入端为所述数据选择器模块的第一输入端，所述数据选择器的第二数据输入端为所述数据选择器模块的第二输入端，所述数据选择器的输出端为所述数据选择器模块的输出端
9、信号编码模块，所述信号编码模块包括多个并行输入端，每个所述并行输入端端分别连接所述模数转换器的一路输出通道，所述信号编码模块的输出端连接所述数据选择器；
10、所述信号编码模块对所述多位模数转换器的输出信号进行编码后输出。
11、另一方面，所述数字电路还包括控制状态机，所述信号编码模块的并行输入端还分别连接至所述控制状态机的每个输出端；
12、所述信号编码模块对所述控制状态机的输出信号进行编码后输出。
13、另一方面，其特征在于，所述信号编码模块依次读取每一路的所述并行输入端上的输入信号，并添加至当前的串行信号组中依次进行发送，直至遍历所有的所述并行输入端，
14、另一方面，当所述输入信号为所述控制状态机的输出信号时，所述信号编码模块还在接收到所述输入信号时，在所述串行信号组的首位添加同步指示信号，随后读取所述输入信号。
15、另一方面，所述数据选择器模块还包括：
16、第一时钟发生模块，所述第一时钟发生模块连接所述信号编码模块，所述第一时钟发生模块依照所述输入信号的第一位宽和第一信号速率生成第一时钟信号；
17、所述第一时钟信号用于调节所述信号编码模块的发送信号速率大于所述所述第一位宽和所述第一信号速率的乘积。
18、另一方面，所述数据选择器模块还包括：
19、第二时钟发生模块，所述第一时钟发生模块连接所述信号编码模块，所述第二时钟发生模块依照所述控制状态机生成的所述输入信号的第二位宽和第二信号速率生成第二时钟信号；
20、所述第二时钟信号用于调节所述信号编码模块的发送信号速率符合以下公式：
21、fgpio≥(n+1)*ffsm；
22、式中，fgpio为所述发送信号速率，n为所述第二位宽，ffsm为所述第二信号速率。
23、另一方面，所述数据选择器模块包括：
24、数据选择器，所述数据选择器的第一数据输入端为所述数据选择器模块的第一输入端，所述数据选择器的第二数据输入端为所述数据选择器模块的第二输入端，所述数据选择器的输出端为所述数据选择器模块的输出端
25、地址寄存器，所述地址寄存器中预先存储有对应于所述数字电路的第一地址和对应于所述模数转换器的第二地址；
26、所述地址寄存器连接所述数据选择器的地址输入端，所述地址寄存器依照所述上位机的指令选择输出所述第一地址或所述第二地址。
27、上述技术方案具有如下优点或有益效果：
28、针对现有技术中对模拟侧电路进行测试需要单独流片，成本较高且不便的问题，引入了数据选择器模块对数字电路的输出信号或者模数转换器的输出信号进行切换，从而使得外部的上位机可以直接从输入输出端口上读取到模数转换器的输出信号进行测试，而不需要额外流片，提高了测试效率。另外，将芯片内部信号通过编码器编码后串行输出的方法使得实时读取芯片内部状态成为可能，提高了芯片的调试可行性和调试效率。
本文档来自技高网...【技术保护点】
1.一种芯片内测试电路，适用于待测芯片，所述待测芯片包括依次连接的模拟电路、数字电路和输入输出接口，所述模拟电路包括模数转换器，所述模数转换器的输出端连接所述数字电路；
2.根据权利要求1所述的芯片内测试电路，其特征在于，所述模数转换器为多位模数转换器，所述数据选择器模块包括：
3.根据权利要求2所述的芯片内测试电路，其特征在于，所述数字电路还包括控制状态机，所述信号编码模块的并行输入端还分别连接至所述控制状态机的每个输出端；
4.根据权利要求2或3中任意一项所述的芯片内测试电路，其特征在于，所述信号编码模块依次读取每一路的所述并行输入端上的输入信号，并添加至当前的串行信号组中依次进行发送，直至遍历所有的所述并行输入端。
5.根据权利要求4所述的芯片内测试电路，其特征在于，当所述输入信号为所述控制状态机的输出信号时，所述信号编码模块还在接收到所述输入信号时，在所述串行信号组的首位添加同步指示信号，随后读取所述输入信号。
6.根据权利要求4所述的芯片内测试电路，其特征在于，所述数据选择器模块还包括：
7.根据权
8.根据权利要求1所述的芯片内测试电路，其特征在于，所述数据选择器模块包括：
...【技术特征摘要】
1.一种芯片内测试电路，适用于待测芯片，所述待测芯片包括依次连接的模拟电路、数字电路和输入输出接口，所述模拟电路包括模数转换器，所述模数转换器的输出端连接所述数字电路；
2.根据权利要求1所述的芯片内测试电路，其特征在于，所述模数转换器为多位模数转换器，所述数据选择器模块包括：
3.根据权利要求2所述的芯片内测试电路，其特征在于，所述数字电路还包括控制状态机，所述信号编码模块的并行输入端还分别连接至所述控制状态机的每个输出端；
4.根据权利要求2或3中任意一项所述的芯片内测试电路，其特征在于，所述信号编码模块依次读取每一路的所述并行输...
【专利技术属性】
技术研发人员：张棪棪，
申请(专利权)人：裕太微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。