【技术实现步骤摘要】
本专利技术涉及一种亚阈值区组合逻辑单元统计延时建模方法，属于电子设计自动化。
技术介绍
1、在静态时序分析(sta)理想情况下，以反相器为例，当反相器输入为1时，输出会立即输出0，但是实际情况下输入与输出信号间会存在一定的滞后，这个滞后的时长就是逻辑单元的延时。单元延时会随着输入转换时间的变化而发生改变，根据输入转换时间和单元延时的关系，将单元的输入波形分为快输入和慢输入两种类型。
2、如图1(a)、图1(b)所示，vin为输入信号的波形，这里以反相器输入为1为例，vout是反相器的输出信号的波形，vdd是输入信号的电压。
3、图1(a)中展示为快输入的情形，指在输出信号电压从vdd下降到vdd/2之前，输入信号的电压急剧从0上升到vdd。其中，输入信号的电压急剧从0上升到vdd用的转换时间是τ，分别以输入信号的电压的50％，输出信号的电压的50％对应的时间点，求取反相器的统计延时td。
4、图1(b)中展示为慢输入的情形，指在输出信号电压从vdd下降到vdd/2之后，输入信号的电压才缓慢从0上升到vdd。其中，输入信号的电压缓慢从0上升到vdd用的转换时间是τ，分别以输入信号的电压的50％，输出信号的电压的50％对应的时间点，求取反相器的统计延时td。
5、根据输入信号波形从0到达vdd和输出信号波形从vdd到达vdd/2的先后，将单元的输入信号波形分为快输入和慢输入两种类型。
6、快输入情形对应于，在输出电压从vdd下降到vdd/2之前的τ时刻，输入电压从0急剧上升
7、传统不同输入转换时间的单元统计延时模型构建中，仅考虑慢输入和快输入的情形，将输入转换时间分为快输入和慢输入两个区域，根据输入转换时间所在区域进行建模分析，如果在标称情况不考虑工艺偏差下仅改变输入转换时间，那么每个输入转换时间下单元延时都具有一个确定的值。当输入转换时间从0ps开始逐渐增加，单元输入信号先处于快输入阶段，当增加到大于快慢边界时单元将处于慢输入阶段。在标称情况下输入信号可以准确的在快慢边界处进行快、慢输入的切换。
8、但是需要注意的是，在考虑工艺偏差下，同一个输入转换时间的单元延时也会发生变化，即单元延时是随机变量并不是一个定值，于是在快慢边界附近的某个区间内，任意输入转换时间是快输入还是慢输入不再是确定的。因此对于标称情形，在快慢边界附近的某个区间内可以通过标称判断方法判断出输入的类别，但是考虑工艺参数波动时单元延时是一个分布，会出现输入波形有可能是慢输入也有可能是快输入的情况。特别是在mos晶体管处于亚阈值区时，会进一步恶化在统计输入转换时间的类别时不能在τb时间进行正确切换的情况，而是出现了通过τb周围的过渡区域切换，把该区域定义为输入过渡区，输入过渡区的存在给单元统计延时模型的构建带来了挑战。
9、综上所述，本领域技术人员急需要解决传统针对不同输入转换时间的单元统计延时模型构建中忽略了输入过渡区的存在，在这一区域仍然采用快输入或慢输入的建模方法，因而对单元统计延时模型的精度产生较大影响的技术问题。
技术实现思路
1、目的：为了克服现有技术中存在的不足，本专利技术提供一种亚阈值区组合逻辑单元统计延时建模方法，以解决传统单元统计延时模型仅考虑快输入、慢输入情形，而忽略快慢输入过渡区的情形，导致这一区域情形的单元统计延时模型误差较大的技术问题。
2、技术方案：为解决上述技术问题，本专利技术采用的技术方案为：
3、一种亚阈值区组合逻辑单元统计延时建模方法，包括如下步骤：
4、步骤1：对于组合逻辑单元，在亚阈值工作电压vdd、负载电容c0下进行晶体管级仿真，获取组合逻辑单元阶跃τ＝0的延时标称值td0，并计算快输入和慢输入的边界的输入转换时间τb。
5、步骤2：对于组合逻辑单元，在亚阈值工作电压vdd、负载电容c0下进行晶体管级仿真，当输入转换时间τ<τb时，根据蒙特卡洛仿真结果统计快输入转换时间下的组合逻辑单元实际仿真延时波动标准差通过快输入单元延时统计模型计算出快输入转换时间下的组合逻辑单元的延时波动标准差当输入转换时间τ>τb时，根据蒙特卡洛仿真结果统计慢输入转换时间下的组合逻辑单元实际仿真延时波动标准差通过慢输入单元延时统计模型计算出慢输入转换时间下的组合逻辑单元的延时波动标准差
6、步骤3：根据获得的分别计算归一化误差根据归一化误差计算输入过渡区左边界τb(f)、输入过渡区右边界τb(s)。
7、步骤4：对于组合逻辑单元、在亚阈值工作电压vdd、负载电容c0下，利用快输入单元延时统计模型获得该负载情形下输入转换时间τb(f)下的组合逻辑单元的延时波动标准差利用慢输入单元延时统计模型获得该负载情形下的输入转换时间τb(s)下的组合逻辑单元的延时波动标准差进而得到任意负载电容cl下的输入过渡区左边界和右边界下的组合逻辑单元的延时波动标准差和
8、步骤5：根据输入过渡区左边界τb(f)及相应的延时波动标准差输入过渡区右边界τb(s)及相应的延时波动标准差通过线性拟合得到组合逻辑单元、在亚阈值工作电压vdd、负载电容cl下的过渡区任意输入转换时间的延时波动的标准差模型。
9、作为优选方案，所述输入转换时间τb的计算公式如下：
10、
11、其中：n为亚阈值斜率因子，vt为热电压。
12、作为优选方案，所述组合逻辑单元包括：由堆叠结构的上拉网络、下拉网络和并联结构的上拉网络、下拉网络构成。
13、作为优选方案，所述步骤2，具体包括：
14、步骤2.1：对于组合逻辑单元、在亚阈值工作电压vdd、负载电容c0下进行晶体管级仿真，当仿真输入波形的输入转换时间τ，0<τ<τb时称为快输入，选取nf个快输入进行晶体管级仿真获取测量单元延时根据蒙特卡洛仿真结果统计快输入转换时间下的组合逻辑单元实际仿真延时波动标准差其中，nf为整数，nf>1，1≤i≤nf。
15、步骤2.2：根据快输入统计模型，计算出快输入转换时间下的组合逻辑单元的延时波动标准差具体包括：
16、步骤2.2.1：根据快输入转换时间下的组合逻辑单元实际仿真延时波动标准差令获得
17、步骤2.2.2：根据快输入统计模型计算出快输入转换时间下的组合逻辑单元的延时波动标准差
18、步骤2.3：当仿真输入波形的输入转换时间τ，τ>τb时称为慢输入，选取ns个慢输入进行晶体管级仿真获取测量单元延时根据蒙特卡洛仿真结果统计慢输入转换时间下的组合逻辑单元实际仿真延时波动标准差其中，ns为整数，ns>1，1<k<2，1≤i≤ns。
19、步骤2.3：根据慢输入统计模型，计算出慢输入转换时间下的组合逻辑单元的延时波动标准差具体包括：
20、本文档来自技高网...
【技术保护点】
1.一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：包括如下步骤：
2.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述输入转换时间τb的计算公式如下：
3.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于所述组合逻辑单元包括：由堆叠结构的上拉网络、下拉网络和并联结构的上拉网络、下拉网络构成。
4.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述步骤2，具体包括：
5.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述步骤3，具体包括：
6.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述步骤4，具体包括：
7.根据权利要求4或6所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述计算公式如下：
8.根据权利要求4或6所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述计算公式如下：
9.根据权利要求1所述的一种亚阈
10.根据权利要求5所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：
...【技术特征摘要】
1.一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：包括如下步骤：
2.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述输入转换时间τb的计算公式如下：
3.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于所述组合逻辑单元包括：由堆叠结构的上拉网络、下拉网络和并联结构的上拉网络、下拉网络构成。
4.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述步骤2，具体包括：
5.根据权利要求1所述的一种亚阈值区组合逻辑单元统计延时建模方法，其特征在于：所述步骤3，具体包括：
6.根...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。