提高半导体器件的良率的方法技术

技术编号:41242319 阅读:21 留言:0更新日期:2024-05-09 23:54
本发明专利技术提供了一种提高半导体器件的良率的方法,包括:提供用于形成多晶硅薄膜的炉管,炉管的侧壁上开设有入口,炉管的内壁上设置有多层承托,每层承托的数量为多个,用于支撑晶圆;提供半导体基底,在半导体基底的边缘处形成标记,仅用以标记晶圆代码,此位置无实际半导体器件;旋转半导体基底,将标记对准某一承托,将半导体基底从入口放入炉管,并放置在该承托的下一层承托上;以及,向炉管内通入反应气体,以在半导体基底上沉积形成多晶硅薄膜。本发明专利技术将在沉积形成多晶硅薄膜时,将半导体基底放置在承托上,标记对准上一层的某一承托,使得尽可能多的半导体器件不受到承托点导致薄膜形成不均的影响,从而提高了半导体器件的良率。

【技术实现步骤摘要】

本专利技术涉及半导体,尤其是涉及一种提高半导体器件的良率的方法


技术介绍

1、半导体器件如存储器目前广泛应用于各种电子产品中,在半导体器件行业中起到非常重要的作用。各种存储器中都可能涉及到浮栅和控制栅,浮栅和控制栅一般都是通过形成一层多晶硅薄膜,再对多晶硅薄膜进行刻蚀得到。

2、现有技术中,多晶硅薄膜的一种形成方法是在炉管中形成,具体的形成方法是,将待要形成多晶硅薄膜的半导体基底放入炉管中,向炉管中通入一定量的反应气体,在一定的温度和压强下沉积形成多晶硅薄膜,半导体基底一般可以是多个半导体器件同时形成,所以形成多晶硅薄膜也是多个半导体器件的多晶硅薄膜同时沉积,沉积为同一层多晶硅薄膜,再刻蚀形成自己的浮栅或控制栅。

3、然而,现有技术中,由于多晶硅薄膜制备炉管设备特定构造,会在晶圆边缘位置形成特定的低良率图形,一般为三个或者四个近似圆形图案,且位置与多晶硅薄膜制备炉管中承托晶圆的位置一致。经过失效分析发现,是由于半导体器件的多晶硅薄膜的厚度不达标,多晶硅薄膜沉积时是放置在炉管的承托上,承托设置在炉管的内壁上,用来支撑待形成多晶硅薄膜本文档来自技高网...

【技术保护点】

1.一种提高半导体器件的良率的方法,其特征在于,包括:

2.如权利要求1所述的提高半导体器件的良率的方法,其特征在于,还包括:在所述半导体基底的边缘处设置镜面曝光单元,所述镜面曝光单元与所述标记形成的夹角与所述标记对准的承托与该承托所在层的其余任一承托形成的夹角相同。

3.如权利要求1所述的提高半导体器件的良率的方法,其特征在于,每层所述承托的数量相同。

4.如权利要求1所述的提高半导体器件的良率的方法,其特征在于,每层所述承托在竖直方向上均一一对准。

5.如权利要求1所述的提高半导体器件的良率的方法,其特征在于,同一层的多个所述承托在同一...

【技术特征摘要】

1.一种提高半导体器件的良率的方法,其特征在于,包括:

2.如权利要求1所述的提高半导体器件的良率的方法,其特征在于,还包括:在所述半导体基底的边缘处设置镜面曝光单元,所述镜面曝光单元与所述标记形成的夹角与所述标记对准的承托与该承托所在层的其余任一承托形成的夹角相同。

3.如权利要求1所述的提高半导体器件的良率的方法,其特征在于,每层所述承托的数量相同。

4.如权利要求1所述的提高半导体器件的良率的方法,其特征在于,每层所述承托在竖直方向上均一一对准。

5.如权利要求1所述的提高半导体器件的良率的方法,其特征在于,同一层的多个所述承托在同一水平面上。

6....

【专利技术属性】
技术研发人员:崔燕雯严强生任媛媛陈宏
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1