【技术实现步骤摘要】
本专利技术涉及通信，尤其涉及一种通信方法及装置。
技术介绍
1、集成电路总线(inter-integrated circuit，i2c)包括串行时钟线(serial clockline，scl)和串行数据线(serial data line，sda)，主要用于主机与从机之间的通信。其中，scl用于传输时钟信号，sda用于传输数据信号。
2、在异步i2c通信中，如果串行时钟线scl的变化沿与串行数据线sda的变化沿之间的时间差太小，比如小于一个本地从机的采样时钟周期时，本地从机的采样时钟周期可能会将数据的正常变化误识别为数据传输的开始信号或数据传输的结束信号，从而影响通信性能。
技术实现思路
1、本申请实施例提供了一种通信方法及装置，可提高从机与主机通信时的通信性能。
2、第一方面，本申请实施例提供了一种通信方法。该方法包括：方式一：从机检测集成电路总线i2c串行时钟线scl的下降沿与串行数据线sda的变化沿之间的时间差，sda的变化沿与scl的下降沿相邻；从机在时间差小于x个采样时钟周期时，对sda的变化沿延迟x个采样时钟周期，获得第一sda；从机在时间差大于或等于x个采样时钟周期时，不对sda的变化沿延迟。或方式二：从机在检测到集成电路总线i2c串行时钟线scl的下降沿并且串行数据线sda有变化沿时，对sda的变化沿固定延迟x个采样时钟周期，获得第二sda。从机基于第一sda或第二sda，与主机进行通讯。其中，采样时钟周期是从机与主机通信时采用的采样时钟周
3、可见，本申请实施例中，从机在scl的下降沿与sda的变化沿之间的时间差小于x个采样时钟周期时，对sda的变化沿延迟x个采样时钟周期，并基于第一sda与主机通信，从而有利于提高从机与主机通信时的通信性能。或者，从机在检测到scl的下降沿且sda有变化沿时，对sda的变化沿固定延迟x个采样时钟周期，并基于第二sda与主机通信，从而有利于提高从机与主机通信时的通信性能。
4、一种可选的实施方式中，从机设置第一使能信号，当第一使能信号有效时，选择方式一执行，第一sda作为延时sda输出。当第一使能信号无效时，选择方式二执行，第二sda作为延时sda输出。从机基于延时sda，与主机进行通讯。
5、一种可选的实施方式中，从机设置第二使能信号，当第二使能信号有效时，延时sda选择第一sda。当第二使能信号无效时，延时sda选择第二sda。从机基于延时sda，与主机进行通讯。
6、一种可选的实施方式中，x的值是通过主机对从机的寄存器进行配置。
7、一种可选的实施方式中，sda变化沿包括sda的上升沿和sda的下降沿。
8、第二方面，本申请实施例提供了一种直线飞行时间(direct time of flight，dtof)通讯模块，包括：
9、方式一：时间差检测电路，用于检测集成电路总线i2c串行时钟线scl的下降沿与串行数据线sda的变化沿之间的时间差，sda的变化沿与scl的下降沿相邻；
10、自动延时电路，用于在时间差小于x个采样时钟周期时，对sda的变化沿延迟x个采样时钟周期，获得第一sda；
11、自动延时电路，还用于在时间差大于或等于x个采样时钟周期时，不对sda的变化沿延迟；
12、或方式二：固定延时电路，用于在检测到集成电路总线i2c串行时钟线scl的下降沿并且串行数据线sda有变化沿时，对sda的变化沿固定延迟x个采样时钟周期，获得第二sda；
13、通讯电路，用于基于第一sda或第二sda，与主机进行通讯；
14、采样时钟周期是从机与主机通信时采用的采样时钟周期，x为正整数。
15、在一种可选的实施方式中，dtof通讯模块还包括：参数寄存器，用于设置第一使能信号，当第一使能信号有效时，选择方式一的电路；第一sda作为延时sda输出；当第一使能信号无效时，选择方式二的电路，第二sda作为延时sda输出；通讯电路，还用于基于延时sda，与主机进行通讯。
16、在一种可选的实施方式中，dtof通讯模块还包括：选择电路，用于设置第二使能信号，当第二使能信号有效时，延时sda选择第一sda；当第二使能信号无效时，延时sda选择第二sda；通讯电路，还用于基于延时sda，与主机进行通讯。
17、第三方面，本申请实施例提供了一种通信设备，包括处理器和存储器；可选的，该通信设备还包括通信接口；
18、存储器，用于存储计算机程序；
19、通信接口，用于接收或发送数据；
20、处理器，用于调用存储器中存储的程序指令。
21、一种可选的实施方式中，处理器调用计算机程序，用于执行以下操作：
22、方式一：检测集成电路总线i2c串行时钟线scl的下降沿与串行数据线sda的变化沿之间的时间差，所述sda的变化沿与所述scl的下降沿相邻；在所述时间差小于x个采样时钟周期时，对所述sda的变化沿延迟x个采样时钟周期，获得第一sda；在所述时间差大于或等于x个采样时钟周期时，不对所述sda的变化沿延迟；或方式二：在检测到集成电路总线i2c串行时钟线scl的下降沿并且串行数据线sda有变化沿时，对所述sda的变化沿固定延迟x个采样时钟周期，获得第二sda；基于所述第一sda或所述第二sda，与所述主机进行通讯；所述采样时钟周期是所述从机与主机通信时采用的采样时钟周期，所述x为正整数。
23、另外，该方面中，从机其他可选的实施方式可参见上述第一方面的相关内容，此处不再详述。
24、第四方面，本申请实施例提供一种通信系统，该通信系统包括主机和从机。可选的，该系统还包括与主机或从机进行通信的其他设备。
25、第五方面，本申请实施例提供一种计算机可读存储介质，用于储存上述从机所用的计算机软件指令，其包括用于执行上述第一方面所述的方法所涉及的程序。
26、第六方面，本申请实施例还提供一种计算机程序产品，当所述计算机程序产品在处理器上运行时，用于使得上述第一方面所述的方法流程得以实现。
本文档来自技高网...【技术保护点】
1.一种通信方法，应用于从机，其特征在于，方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：所述X的值是通过主机对从机的寄存器进行配置。
5.根据权利要求1所述的方法，其特征在于，所述SDA的变化沿包括SDA的上升沿和SDA的下降沿。
6.一种直线飞行时间dtof通讯模块，其特征在于，所述模块包括：
7.根据权利要求6所述的模块，其特征在于，所述模块还包括：
8.根据权利要求6所述的模块，其特征在于，所述模块还包括：
9.一种通信设备，其特征在于，包括处理器和存储器，其中，所述存储器用于存储计算机程序，所述计算机程序包括程序指令，所述处理器被配置用于调用所述程序指令，执行如权利要求1至5任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器
...【技术特征摘要】
1.一种通信方法，应用于从机，其特征在于，方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：所述x的值是通过主机对从机的寄存器进行配置。
5.根据权利要求1所述的方法，其特征在于，所述sda的变化沿包括sda的上升沿和sda的下降沿。
6.一种直线飞行时间dtof通讯模块，其特征在于，所述模块包括：
7.根据权利...
【专利技术属性】
技术研发人员：唐佳捷，梅卫春，周仓，
申请(专利权)人：上海灵昉科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。