一种飞线连通检测方法、装置、系统及介质制造方法及图纸

本发明专利技术提供一种飞线连通检测方法、装置、系统及介质，方法包括：将待测试引脚配置为对应的GPIO引脚并作为输出；设置所述GPIO引脚的值在0与1之间切换，重新读取并打印所述GPIO引脚的值；切换前后均测量与所述GPIO引脚连接的飞线的电压，并确认所述电压对应的电平状态；根据所述GPIO引脚的值，确认所述飞线电平状态是否满足连通条件，若满足，则输出飞线连通成功提示，否则输出飞线连通失败提示。通过切换GPIO引脚的值测量与GPIO引脚连接的飞线的电压，确认电压对应的电平状态满足连通条件，证明飞线连通成功，实现快速检测引脚是否连接错误。误。误。

【技术实现步骤摘要】
一种飞线连通检测方法、装置、系统及介质


[0001]本专利技术涉及集成电路领域，尤其涉及一种飞线连通检测方法、装置、系统及介质。

技术介绍

[0002]已知测量一根导线是否连通可以使用万用表的欧姆档测量导线两端的电阻是否为0，从而判断导线两端是否有断开的情况。在产品研发的过程中，通常需要飞线来将MCU或SOC的I2C引脚/SPI引脚/GPIO引脚飞线出来连接到外接的被控制设备上，以便进行软件的开发。通常硬件工程师按照软件工程师的要求飞线连接之后，可能会出现软件工程师在调试的时候发现通讯有问题，则需要软件工程师检查飞线是否有正确地连通到期望的MCU或SoC的相应的引脚、连错引脚或存在虚焊的情况。
[0003]现在的芯片工艺技术越来越高，封装技术也多种多样，经常会遇到找不到欲测量的引脚的情况。对于像DIP(dual in
‑
line package)、QFP(quad flat package)之类的封装，引脚都裸露在外面，可以方便找到对应的引脚。但是对于BGA(Ball Grid Array Package)、PGA(pin grid array)、LGA(land grid array)之类的封装，由于它所有的引脚都在芯片的底部，难以找到对应的引脚，所以无法用万用表测量。

技术实现思路

[0004]鉴于上述现有技术的不足，本专利技术的目的在于提供一种飞线连通检测方法，以在通过软件和万用表共同检测飞线是否接到预期的引脚，确保线路连接成功。
[0005]为了达到上述目的，本专利技术采取了以下技术方案：
[0006]本专利技术第一方面提供一种飞线连通检测方法，包括如下步骤：
[0007]将待测试引脚配置为对应的GPIO引脚并作为输出；
[0008]设置所述GPIO引脚的值在0与1之间切换，重新读取并打印所述GPIO引脚的值；
[0009]切换前后均测量与所述GPIO引脚连接的飞线的电压，并确认所述电压对应的电平状态；
[0010]根据所述GPIO引脚的值，确认所述飞线电平状态是否满足连通条件，若满足，则输出飞线连通成功提示，否则输出飞线连通失败提示。
[0011]在一个实施例中，所述切换前后均测量与所述GPIO引脚连接的飞线的电压，并确认所述电压对应的电平状态，具体包括：
[0012]当设置所述GPIO引脚的值为0时，测量所述GPIO引脚，得到第一电压，并确认所述第一电压对应的第一电平状态；
[0013]当设置所述GPIO引脚的值为1时，测量所述GPIO引脚，得到第二电压，并确认所述第二电压对应的第二电平状态。
[0014]在一个实施例中，所述第一电平状态对应低电平，所述低电平具体为低于输入输出口电源电平的第一预设比例；所述第二电平状态为高电平，所述高电平具体为高于输入输出口电源电平的第二预设比例。
[0015]在一个实施例中，所述将待测试引脚配置为对应的GPIO引脚并作为输出之前，还包括：
[0016]在驱动程序中添加设置、回读显示待测试引脚对应的GPIO引脚值的测试代码；
[0017]添加测试代码注册属性文件，用于设置或查看待测试引脚对应的GPIO引脚值。
[0018]在一个实施例中，所述添加测试代码注册属性文件，用于设置或查看待测试引脚对应的GPIO引脚值之后，还包括：
[0019]将所述代码的驱动程序重新编译进内核和/或指定文件，重新启动开发板。
[0020]在一个实施例中，所述待测试引脚的类型包括：I2C引脚和SPI引脚。
[0021]在一个实施例中，所述输出飞线连通成功提示之后，还包括：
[0022]配置所述GPIO引脚为原来的I2C引脚或SPI引脚。
[0023]本专利技术第二方面提供一种飞线连通检测装置，包括：
[0024]设置模块，用于将待测试引脚配置为对应的GPIO引脚并作为输出；
[0025]赋值模块，用于设置所述GPIO引脚的值在0与1之间切换，重新读取并打印所述GPIO引脚的值；
[0026]测量模块，用于切换前后均测量与所述GPIO引脚连接的飞线的电压，并确认所述电压对应的电平状态；
[0027]验证模块，用于根据所述GPIO引脚的值，确认所述飞线电平状态是否满足连通条件，若满足，则输出飞线连通成功提示，否则输出飞线连通失败提示。
[0028]本专利技术第三方面提供一种飞线连通检测系统，所述系统包括至少一个处理器；以及，
[0029]与所述至少一个处理器通信连接的存储器；其中，
[0030]所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行所述的飞线连通检测方法。
[0031]本专利技术另一方面提供一种非易失性计算机可读存储介质，所述非易失性计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行时，可使得所述一个或多个处理器执行所述的飞线连通检测方法。
[0032]本专利技术的有益效果为：提供一种飞线连通检测方法、装置、系统及介质，相比于现有技术，本专利技术实施例通过切换GPIO引脚的值，测量与GPIO引脚的飞线的电压，确认电压对应的电平状态满足连通条件，证明飞线连通成功，快速检测引脚是否连接错误。
附图说明
[0033]下面将结合附图及实施例对本专利技术作进一步说明，附图中：
[0034]图1为本专利技术实施例提供的一种飞线连通检测方法的流程图；
[0035]图2为本专利技术实施例提供的一种飞线连通检测方法的另一流程图；
[0036]图3为本专利技术实施例提供的一种飞线连通检测装置的结构图；
[0037]图4为本专利技术实施例提供的一种飞线连通检测系统的硬件结构示意图。
具体实施方式
[0038]为了使本专利技术实施例所要解决的技术问题、技术方案及有益效果更加清楚明白，
以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0039]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接即可以是用于固定作用也可以是用于电路连通作用。
[0040]需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0041]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种飞线连通检测方法，其特征在于，包括如下步骤：将待测试引脚配置为对应的GPIO引脚并作为输出；设置所述GPIO引脚的值在0与1之间切换，重新读取并打印所述GPIO引脚的值；切换前后均测量与所述GPIO引脚连接的飞线的电压，并确认所述电压对应的电平状态；根据所述GPIO引脚的值，确认所述飞线电平状态是否满足连通条件，若满足，则输出飞线连通成功提示，否则输出飞线连通失败提示。2.根据权利要求1所述的飞线连通检测方法，其特征在于，所述切换前后均测量与所述GPIO引脚连接的飞线的电压，并确认所述电压对应的电平状态，具体包括：当设置所述GPIO引脚的值为0时，测量所述GPIO引脚，得到第一电压，并确认所述第一电压对应的第一电平状态；当设置所述GPIO引脚的值为1时，测量所述GPIO引脚，得到第二电压，并确认所述第二电压对应的第二电平状态。3.根据权利要求2所述的飞线连通检测方法，其特征在于，所述第一电平状态对应低电平，所述低电平具体为低于输入输出口电源电平的第一预设比例；所述第二电平状态为高电平，所述高电平具体为高于输入输出口电源电平的第二预设比例。4.根据权利要求1所述的飞线连通检测方法，其特征在于，所述将待测试引脚配置为对应的GPIO引脚并作为输出之前，还包括：在驱动程序中添加设置、回读显示待测试引脚对应的GPIO引脚值的测试代码；添加测试代码注册属性文件，用于设置或查看待测试引脚对应的GPIO引脚值。5.根据权利要求4所述的飞线连通检测方法，其特征在于，所述添加测试代码注册属性文件，用于设置或查看待测试引脚对应的GPI...

【专利技术属性】
技术研发人员：陈有源，张超，
申请(专利权)人：上海灵昉科技有限公司，
类型：发明
国别省市：