一种用于图像传感器的高速低功耗计数器制造技术

技术编号：41224390 阅读：2 留言：0更新日期：2024-05-09 23:43

本发明专利技术公开了一种用于图像传感器的高速低功耗计数器，包括计数与取反模块、相关双采样校准模块和数据存储模块，计数与取反模块的输入信号由数字电路提供，输入信号为比较器的输出信号，两个输入时钟信号由时钟产生电路提供；计数与取反模块的输出信号和数字电路提供的cal_lat_sw信号传送给相关双采样校准模块，进行相关双采样CDS数据的校正；当输入信号data_latch为高时，计数与取反模块的输出信号和校正输出信号传送给数据存储模块；当列地址输入信号为高时，数据存储模块的输出信号传送给读出电路进行处理。上述计数器相比传统高速双沿二进制计数器结构，利用低频正交时钟产生高计数频率的技术大大降低了计数功耗。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及图像传感器，尤其涉及一种用于图像传感器的高速低功耗计数器。

技术介绍

1、cmos图像传感器(cmos image sensor，cis)是近十年来发展迅速的图像传感器产品，cis依靠与标准cmos工艺兼容的优点，集成了模拟光电光敏电路和数字信号处理电路，成为一个小巧而强大的片上系统。cis应用领域比较广泛，不仅在相机、手机、电脑、安防监控等传统市场发展迅速，同时在ar/vr、机器视觉、智能新能源汽车和ai等新兴领域也正在蓬勃发展。

2、随着cis市场规模的迅速发展，对其各项性能也有了更高的要求。模数转换器(adc)作为模拟信号向数字信号转换的桥梁，成为cis架构中重要组成部分。单斜adc(single-slope adc，ss adc)由于功耗、面积以及结构简单等方面的优势，受到了cis中adc设计选择的青睐。ss adc主要由斜坡发生器(ramp generator)、比较器(comparator)、计数器(counter)、锁存器(latch)和寄存器(register)等部分组成，其中计数器counter实现时间到数字的转换，是连接ss adc中比较器和数字信号处理电路的桥梁，其性能关乎到模拟数据到数字信号转换数据正确与否，误差直接影响到图像显示质量，随着cis阵列规模和帧速率的不断增加，计数器counter功耗和面积问题变得尤为突出，因此设计一款适用于高速低功耗的列计数器显的尤为重要。

技术实现思路

1、本专利技术的目的是提供一种用于图像传感器的

2、本专利技术的目的是通过以下技术方案实现的：

3、一种用于图像传感器的高速低功耗计数器，所述计数器包括计数与取反模块cnt_bwi_top、相关双采样校准模块cds_cal和数据存储模块data_latch，其中：

4、所述计数与取反模块cnt_bwi_top的输入信号ren_fe、inv_clk、inv_en、bwi1、bwi2和cnt_rst由数字电路提供；输入信号compout为比较器的输出信号；输入信号cnt_clk和cnt_clk_q为两个时钟信号，由时钟产生电路提供，且cnt_clk和cnt_clk_q为正交时钟；

5、所述计数与取反模块cnt_bwi_top的输出信号q<0>、db_o<0>、d_o<1>和数字电路提供的cal_lat_sw信号传送给所述相关双采样校准模块cds_cal，由所述相关双采样校准模块cds_cal进行相关双采样cds数据的校正；

6、所述数据存储模块data_latch的两个输入信号data_latch和rwl由数字电路提供，当输入信号data_latch为高时，所述计数与取反模块cnt_bwi_top的输出信号q<0>、q<2:12>和所述相关双采样校准模块cds_cal的校正输出信号q<1>传送给所述数据存储模块data_latch；

7、当列地址输入信号rwl为高时，所述数据存储模块data_latch的输出信号rbl<0:12>传送给读出电路进行处理；

8、其中，基于所述计数器的结构：

9、定义信号col_en用来约束送入计数器的cnt_clk_q和cnt_clk这两个正交时钟信号的开始及结束时刻，同时也约束斜坡发生器斜坡开始和结束时刻；信号col_en的第一个高电平期间代表复位电平计数阶段rst，信号col_en的第二个高电平期间代表信号电平计数阶段sig；比较器输出信号compout的下降沿决定rst或sig阶段计数结果；

10、输入信号ren_fe用于降低计数器第0bit q<0>计数阶段的功耗；

11、输入信号inv_clk和inv_en用于实现第0bit q<0>和第1bit q<1>的rst计数阶段结果取反；

12、输入信号bwi1和bwi2用于实现第2～12bit的rst计数阶段结果取反；

13、数字电路提供的cal_lat_sw信号需要计数器在sig计数阶段开始计数前触发所述相关双采样校准模块cds_cal去校准q<1>此刻的状态；

14、输入信号cnt_rst需要在信号bwi1下降沿到rst计数阶段开始计数前对计数器进行清零复位，以便于开始下一次重新计数；

15、输出信号d_o<0>和d_o<1>分别为第0级计数器cnt<0>和第1级计数器cnt<1>的输出信号；q<0>、q<1>、q<2>依次为计数器第0～2bit的计数结果；其余q<3:12>10bit依次类推。

16、由上述本专利技术提供的技术方案可以看出，上述计数器相比传统高速双沿二进制计数器结构，利用低频正交时钟产生高计数频率的技术大大降低了计数功耗，同时引入的相关双采样校正电路的设计，可以支持模拟电路内部数字域cds功能的实现，以达到减小采样噪声和降低功耗及面积的目的。

本文档来自技高网...

【技术保护点】

1.一种用于图像传感器的高速低功耗计数器，其特征在于，所述计数器包括计数与取反模块CNT_BWI_TOP、相关双采样校准模块CDS_CAL和数据存储模块DATA_LATCH，其中：

2.根据权利要求1所述用于图像传感器的高速低功耗计数器，其特征在于，所述计数与取反模块CNT_BWI_TOP由第0级计数器CNT<0>、第1级计数器CNT<1>、第2～12级计数器CNT_BWI<2:12>、异或门XOR0、与非门NAND0、与非门NAND1、反相器INV0和反相器INV1组成，其中：

3.根据权利要求2所述用于图像传感器的高速低功耗计数器，其特征在于，所述第0级计数器CNT<0>由反相器INV2、锁存器LATCH0、二选一数据选择器MUX2_0、反相器INV3、反相器INV4、D触发器DFF0、反相器INV5、反相器INV6、与门NAND2、反相器INV7和或非门NOR0组成，其中：

4.根据权利要求2所述用于图像传感器的高速低功耗计数器，其特征在于，所述第2～12级计数器CNT_BWI<2:1

5.根据权利要求4所述用于图像传感器的高速低功耗计数器，其特征在于，所述第2～12级计数器CNT_BWI<2:12>的电路取反方式采用按位取反，即BWI0/1/2/3/4/5/6/7/8/9/10分别为所述第2～12级计数器CNT_BWI<2:12>的11级电路的取反部分，BWI0/1/2/3/4/5/6/7/8/9/10的电路结构相同，均由PMOS管PM0、PM1、PM2和NMOS管NM0、NM1、NM2组成，其中：

6.根据权利要求2所述用于图像传感器的高速低功耗计数器，其特征在于，所述相关双采样校准模块CDS_CAL由锁存器LATCH1和二选一数据选择器MUX2_1组成，其中：

...

【技术特征摘要】

1.一种用于图像传感器的高速低功耗计数器，其特征在于，所述计数器包括计数与取反模块cnt_bwi_top、相关双采样校准模块cds_cal和数据存储模块data_latch，其中：

2.根据权利要求1所述用于图像传感器的高速低功耗计数器，其特征在于，所述计数与取反模块cnt_bwi_top由第0级计数器cnt<0>、第1级计数器cnt<1>、第2～12级计数器cnt_bwi<2:12>、异或门xor0、与非门nand0、与非门nand1、反相器inv0和反相器inv1组成，其中：

3.根据权利要求2所述用于图像传感器的高速低功耗计数器，其特征在于，所述第0级计数器cnt<0>由反相器inv2、锁存器latch0、二选一数据选择器mux2_0、反相器inv3、反相器inv4、d触发器dff0、反相器inv5、反相器inv6、与门nand2、反相器inv7和或非门nor0组成，其中：

4.根据权利要求2所述用于图像传感器的高速低功耗计数器，其特征在于，...

【专利技术属性】
技术研发人员：王浩，邢东杨，
申请(专利权)人：豪威科技北京股份有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人