System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及集成电路,尤其涉及一种基于wire-bond工艺的电机控制sip电路。
技术介绍
1、现有的用于电机控制的电路采用分立式布设方法,将电机控制电路所包含的多个多种半导体芯片,辅助部件或其他元器件按照设计的连通关系和物理约束布设于pcb基板上,存在空间利用率低、芯片间易受干扰、电路可靠性低的技术问题。
技术实现思路
1、针对现有技术中的缺陷,本专利技术实施例提供了一种基于wire-bond工艺的电机控制sip电路,通过设置第一芯片;第二芯片,第一芯片与所述第二芯片连接;基板,第一芯片与第二芯片通过wire-bond工艺封装于所述基板上。进而解决了现有技术存在的空间利用率低、芯片间易受干扰、电路可靠性低的技术问题。实现了电机控制电路的小型化、同时提高电机控制电路可靠性的技术效果。
2、本专利技术提供了一种基于wire-bond工艺的电机控制sip电路,包括:第一芯片;第二芯片,所述第一芯片与所述第二芯片连接;基板,所述第一芯片与所述第二芯片通过wire-bond工艺封装于所述基板上。
3、在一种可行的设计中,所述第一芯片为arm芯片。
4、在一种可行的设计中,所述第二芯片为fpga芯片。
5、在一种可行的设计中,所述arm芯片与所述fpga芯片通过fsmc接口通信连接。
6、在一种可行的设计中,所述基板的封装形式为pbga321。
7、在一种可行的设计中,所述电路的封装尺寸为17.6mm×17.6mm×
8、在一种可行的设计中,所述arm芯片内嵌flash、sram、fpu,至少支持3路adc、2路dac、3路spi、4路usart和2路can。
9、在一种可行的设计中,所述arm芯片为主设备,fpga为从设备;其中,所述arm芯片向所述fpga芯片写入待读取数据的内存地址,所述fpga芯片返回所述内存地址的存储数据至所述arm芯片进行读取。
10、本专利技术提供的一种基于wire-bond工艺的电机控制sip电路,通过第一芯片;第二芯片,第一芯片与所述第二芯片连接;基板,第一芯片与第二芯片通过wire-bond工艺封装于所述基板上。进而实现了电机控制电路的小型化、同时提高电机控制电路可靠性的技术效果。
11、上述说明仅是本专利技术技术方案的概述,为了能够更清楚了解本专利技术的技术手段,而可依照说明书的内容予以实施,并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂,以下特举本专利技术的具体实施方式。
本文档来自技高网...【技术保护点】
1.一种基于Wire-Bond工艺的电机控制SIP电路,其特征在于,所述电路包括:
2.如权利要求1所述的电路,其特征在于,所述第一芯片为ARM芯片。
3.如权利要求2所述的电路,其特征在于,所述第二芯片为FPGA芯片。
4.如权利要求3所述的电路,其特征在于,所述ARM芯片与所述FPGA芯片通过FSMC接口通信连接。
5.如权利要求1所述的电路,其特征在于,所述基板的封装形式为PBGA321。
6.如权利要求2所述的电路,其特征在于,所述电路的封装尺寸为17.6mm×17.6mm×1.786mm。
7.如权利要求2所述的电路,其特征在于,所述ARM芯片内嵌FLASH、SRAM、FPU,至少支持3路ADC、2路DAC、3路SPI、4路USART和2路CAN。
8.如权利要求3所述的电路,其特征在于,所述ARM芯片为主设备,FPGA为从设备;其中,所述ARM芯片向所述FPGA芯片写入待读取数据的内存地址,所述FPGA芯片返回所述内存地址的存储数据至所述ARM芯片进行读取。
【技术特征摘要】
1.一种基于wire-bond工艺的电机控制sip电路,其特征在于,所述电路包括:
2.如权利要求1所述的电路,其特征在于,所述第一芯片为arm芯片。
3.如权利要求2所述的电路,其特征在于,所述第二芯片为fpga芯片。
4.如权利要求3所述的电路,其特征在于,所述arm芯片与所述fpga芯片通过fsmc接口通信连接。
5.如权利要求1所述的电路,其特征在于,所述基板的封装形式为pbga321。
6.如权利要求2所述的电...
【专利技术属性】
技术研发人员:杜存玉,刘蛟,李忠,刘勇,黄杰,
申请(专利权)人:微端科技江苏有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。