【技术实现步骤摘要】
本申请涉及存储，尤其涉及一种利用虚拟lun管理多平面nvm芯片方法及介质接口控制器
技术介绍
1、图1a展示了存储设备的框图。存储设备102同主机相耦合，用于为主机提供存储能力。主机同存储设备102之间可通过多种方式相耦合，耦合方式包括但不限于通过例如sata(serial advanced technology attachment，串行高级技术附件)、scsi(small computersystem interface，小型计算机系统接口)、sas(serial attached scsi，串行连接scsi)、ide(integrated drive electronics，集成驱动器电子)、usb(universal serial bus，通用串行总线)、pcie(peripheral component interconnect express，pcie，高速外围组件互联)、nvme(nvm express，高速非易失存储)、以太网、光纤通道、无线通信网络等多种存储协议连接主机与存储设备102。主机可以是能够通过上述方式同存储设备相通信的信息处理设备，例如，个人计算机、平板电脑、服务器、便携式计算机、网络交换机、路由器、蜂窝电话、个人数字助理等。存储设备102包括接口103、控制部件104、一个或多个nvm芯片105以及dram(dynamic random access memory，动态随机存取存储器)110。
2、nand闪存、相变存储器、feram(ferroelectric ram，铁电存储器)、
3、接口103可适配于通过例如sata、ide、usb、pcie、nvme、sas、以太网、光纤通道等方式与主机交换数据。
4、控制部件104用于控制在接口103、nvm芯片105以及dram 110之间的数据传输，还用于存储管理、主机逻辑地址到闪存物理地址映射、擦除均衡、坏块管理等。控制部件104可通过软件、硬件、固件或其组合的多种方式实现，例如，控制部件104可以是fpga(field-programmable gate array，现场可编程门阵列)、asic(application specificintegrated circuit，应用专用集成电路)或者其组合的形式。控制部件104也可以包括处理器或者控制器，在处理器或控制器中执行软件来操纵控制部件104的硬件来处理io(input/output)命令。控制部件104还可以耦合到dram 110，并可访问dram 110的数据。在dram可存储ftl表和/或缓存的io命令的数据。
5、控制部件104包括闪存接口控制器(或称为介质接口控制器、闪存通道控制器)，闪存接口控制器耦合到nvm芯片105，并以遵循nvm芯片105的接口协议的方式向nvm芯片105发出命令，以操作nvm芯片105，并接收从nvm芯片105输出的命令执行结果。已知的nvm芯片接口协议包括“toggle”、“onfi”等。
6、图1b展示了存储设备的控制部件的详细的框图。
7、主机以遵循存储协议的io命令访问存储设备。控制部件根据来自主机的io命令，生成一个或多个介质接口命令并提供给介质接口控制器。介质接口控制器根据介质接口命令生遵循nvm芯片的接口协议的存储介质访问命令(例如，编程命令、读命令、擦除命令)。控制部件还跟踪从一个io命令生成的所有介质接口命令都被执行完成，并向主机指示io命令的处理结果。
8、参看图1b，控制部件包括例如主机接口、主机命令处理单元、存储命令处理单元、介质接口控制器与存储介质管理单元。主机接口获取主机提供的io命令，并生成存储命令提供给存储命令处理单元。存储命令例如访问相同大小的存储空间，例如4kb。
9、存储介质管理单元为每个存储命令维护逻辑地址到物理地址的转换。例如，存储介质管理单元包括ftl表。对于读命令，存储介质管理单元输出存储命令所访问的逻辑地址对应的物理地址，对于写命令，存储介质管理单元为其分配可用的物理地址，并记录其访问的逻辑地址与分配的物理地址的映射关系。存储介质管理单元还维护诸如垃圾回收、磨损均衡等管理nvm芯片所需的功能。
10、存储命令处理单元根据存储介质管理单元提供的物理地址，操作介质接口控制器向nvm芯片发出存储介质访问命令。为了清楚的目的，将主机发送给存储设备的命令称为io命令，将主机命令处理单元发送给存储命令处理单元的命令称为存储命令，将存储命令处理单元发送给介质接口控制器的命令称为介质接口命令，而将介质接口控制器发送给nvm芯片的命令称为存储介质访问命令。存储介质访问命令遵循nvm芯片的接口协议。
11、每个nvm芯片包括一个或多个lun(logical unit，逻辑单元)，每个逻辑单元包括多个物理块(block)。大块包括来自多个逻辑单元的物理块，为大块提供物理块的多个逻辑单元被称为逻辑单元组。逻辑单元组中的每个逻辑单元可以为大块提供一个物理块。例如，在图2a所示出的大块的示意图中，在16个逻辑单元上构造大块，每个大块包括16个分别来自16个逻辑单元的物理块。大块0包括来自16个逻辑单元中的每个逻辑单元的物理块0，而大块2包括来自每个逻辑单元的物理块2。也可以以多种其他方式来构造大块。图2a中，用形如bb-a的附图标记指示物理块，其中a指示该物理块由逻辑单元(lun a)提供，而b指示该物理块在逻辑单元中的块号为b。在申请号为201710752321.0的中国专利申请的中，提供了大块的其他构造方式。
12、逻辑单元是nvm芯片独立执行命令并报告状态的最小单元。存储器目标(target)是nvm芯片封装内的共享ce(chip enable，芯片使能)信号的一个或多个逻辑单元。nand闪存(非易失性存储技术)封装内可包括一个或多个管芯(die)。典型地，逻辑单元对应于单一的管芯。从如下链接https://media-www.micron.com/-/media/client/onfi/specs/onfi_5_1_final_1,-d-,0.pdf？la＝en&rev＝27ed5d740c8543f8bba06dbbd56fe6fe获取的“opennand flash interface specification(revision 5.1)”中提供了关于目标(target)、逻辑单元、平面(plane)的含义，其为现有技术的一部分。
13、逻辑单元可包括1个或多个平面(plane)，已经提出了允许nvm芯片的各平面被彼此独立的访问的技术，诸如，在中国专利申请202210958937.4(用于存储单元阵列的外围电路及存储器件)与202080003287.7(伪异步多平面独立读取)中提出的多平面独立存储技术本文档来自技高网...
【技术保护点】
1.一种访问存储设备的方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，其中，
3.根据权利要求2所述的方法，其特征在于，其中，
4.根据权利要求3所述的方法，其特征在于，其中，
5.一种介质接口控制器，其特征在于，包括介质接口命令处理单元；
6.根据权利要求5所述的介质接口控制器，其特征在于，所述介质接口命令处理单元包括Common层处理单元以及Flash抽象层处理单元；其中，
7.根据权利要求6所述的介质接口控制器，其特征在于，其中，
8.根据权利要求5-7任一项所述的介质接口控制器，其特征在于，其中，
9.根据权利要求6或7所述的介质接口控制器，其特征在于，其中，
10.根据权利要求5-9任一项所述的介质接口控制器，其特征在于，所述介质接口控制器还包括LUN控制器；
【技术特征摘要】
1.一种访问存储设备的方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，其中，
3.根据权利要求2所述的方法，其特征在于，其中，
4.根据权利要求3所述的方法，其特征在于，其中，
5.一种介质接口控制器，其特征在于，包括介质接口命令处理单元；
6.根据权利要求5所述的介质接口控制器，其特征在于，所述介质接口命令处理单元包括c...
【专利技术属性】
技术研发人员：代亮亮，王祎磊，
申请(专利权)人：上海忆芯实业有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。