【技术实现步骤摘要】
本申请涉及集成电路，具体涉及一种时间交织模数转换系统及校准方法。
技术介绍
1、模数转换器(analog-to-digital converter，adc)是一种用于将模拟形式的连续信号转换为数字形式的离散信号的电子器件，其速度、精度、线性度等指标决定了信号采集和转换的质量。
2、随着信息技术的发展，对信号采集和转换的质量的要求越来越高，时间交织转换器相比单通道转换器，采用时间交织架构实现转换速率倍增，一方面可以降低模数转换器内核的设计难度，另一方面模数转换器的功耗仅线性增加，而非平方倍增加。但采用时间交织架构实现模数转换器速度提升的同时，也会带来以下问题：随着交织通道数量的增加，交织校准的难度增加；由于工艺偏差导致的通道间的误差，将导致交织后整体性能的下降。
3、因此，时间交织转换器的校准难度随交织通道数量增加、交织后性能下降，是目前亟需解决的问题。
技术实现思路
1、鉴于以上所述现有技术的缺点，本申请的目的在于提供一种时间交织模数转换系统及校准方法，用于解决现有技术中时间交织转换器的校准难度随交织通道数量增加、交织后性能下降的问题。
2、为实现上述目的及其他相关目的，本申请提供一种时间交织模数转换系统，其特征在于，所述系统包括：
3、多级输入缓冲模块，用于接收模拟输入信号，并对所述模拟输入信号进行缓冲；
4、通道选择模块，与所述多级输入缓冲模块连接，所述通道选择模块用于将所述多级输入缓冲模块的输出信号传输至预先选择的目
5、时间交织模数转换模块，与所述通道选择模块连接，所述时间交织模数转换模块用于生成采样时钟信号，并通过所述目标通道、所述采样时钟信号，将所述多级输入缓冲模块的输出信号转换为数字输出信号；
6、通道误差校准模块，与所述时间交织模数转换模块连接，所述通道误差校准模块用于对所述时间交织模数转换模块的通道误差进行校准，并将时间误差反馈至所述时间交织模数转换模块，以调节所述采样时钟信号。
7、于本申请的一实施例中，所述多级输入缓冲模块包括一个第一级输入缓冲器和多个第二级输入缓冲器。
8、于本申请的一实施例中，当所述目标通道的数量低于预设数量时，通过所述第一级输入缓冲器对所述模拟输入信号进行缓冲；
9、当所述目标通道的数量高于或等于所述预设数量时，通过所述第一级输入缓冲器和所述第二级输入缓冲器对所述模拟输入信号进行缓冲，或，通过所述第二级输入缓冲器对所述模拟输入信号进行缓冲。
10、于本申请的一实施例中，所述时间交织模数转换模块包括时钟产生电路和多个模数转换内核，所述模数转换内核包括高速模数转换内核，所述高速模数转换内核用于降低需要交织的通道数；
11、所述时钟产生电路接收外部时钟输入信号，根据所述外部时钟输入信号生成所述采样时钟信号，并将所述采样时钟信号传输至所述高速模数转换内核；
12、所述时钟产生电路接收所述时间误差，并根据所述时间误差对所述采样时钟信号进行调节。
13、于本申请的一实施例中，当通过所述第一级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第一级输入缓冲器的输出信号传输至m个目标模数转换内核；
14、当通过所述第一级输入缓冲器和所述第二级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第二级输入缓冲器的输出信号传输至m个目标模数转换内核；
15、当通过所述第二级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第二级输入缓冲器的输出信号传输至m个目标模数转换内核。
16、于本申请的一实施例中，所述m个目标模数转换内核为从m+n个模数转换内核中随机选取得到；或，
17、所述m个目标模数转换内核为根据预设连接关系，从m+n个模数转换内核中选取得到，所述预设连接关系用于指示所述第一级输入缓冲器与所述目标模数转换内核连接、所述第二级输入缓冲器与所述目标模数转换内核连接。
18、于本申请的一实施例中，在进行前台校准时，根据所述预设连接关系从m+n个模数转换内核中选取m个目标模数转换内核。
19、于本申请的一实施例中，所述高速模数转换内核包括：
20、模数转换单元，用于将所述多级输入缓冲模块的输出信号转换为数字输出信号；
21、内核误差校准单元，用于对所述模数转换单元的工艺偏差误差进行校准；
22、第一实时误差校准单元，用于对所述模数转换单元的环境敏感误差进行校准。
23、于本申请的一实施例中，所述通道误差校准模块包括固定误差校准单元和第二实时误差校准单元，对所述时间交织模数转换模块的通道误差进行校准，包括：
24、通过所述时钟产生电路，生成多个时间误差可校准的时钟信号，时间误差校准包括固定时间误差校准和实时时间误差校准；
25、将所述多个时间误差可校准的时钟信号传输至多个所述高速模数转换内核，以使各所述高速模数转换内核采用时间误差校准后的时钟信号对所述模拟输入信号进行采样，并将所述模拟输入信号转换为第一数字输出信号；
26、根据预设参考高速模数转换内核的第一数字输出信号的平均值，以及其它高速模数转换内核的第一数字输出信号的平均值，得到每个时间交织通道的失调误差；
27、将所述失调误差传输至所述固定误差校准单元进行消除，完成失调误差校准。
28、于本申请的一实施例中，完成失调误差校准之后，还包括：
29、获取消除所述失调误差的多个所述高速模数转换内核的第二数字输出信号；
30、根据预设参考高速模数转换内核的第二数字输出信号的绝对值的平均值，以及其它高速模数转换内核的第二数字输出信号的绝对值的平均值，得到每个时间交织通道的增益误差；
31、将所述增益误差传输至所述固定误差校准单元进行消除，完成增益误差校准。
32、于本申请的一实施例中，在进行失调误差校准和增益误差校准时，采样点大于预设采样点阈值，或，采集到的信号为输入信号的整周期。
33、于本申请的一实施例中，完成增益误差校准之后，还包括：
34、将预设固定特征信号传输至多个所述高速模数转换内核，得到各所述高速模数转换内核的第三数字输出信号；
35、根据所述第三数字输出信号，得到时间误差；
36、将所述时间误差传输至所述实时误差校准单元，以通过随校准精度增大而减小的步长，完成时间误差校准。
37、于本申请的一实施例中，根据所述第三数字输出信号得到时间误差时，通过多次计算平均的方式，以降低校准误差。
38、于本申请的一实施例中，所述时间误差的表示方式包括：
39、
40、
41、δtj＝tj-tjideal
42、其中，δtj为所述时间误差。
43、于本申请的一实施例中，还提供了本文档来自技高网...
【技术保护点】
1.一种时间交织模数转换系统，其特征在于，所述系统包括：
2.根据权利要求1所述的时间交织模数转换系统，其特征在于，所述多级输入缓冲模块包括一个第一级输入缓冲器和多个第二级输入缓冲器。
3.根据权利要求2所述的时间交织模数转换系统，其特征在于：
4.根据权利要求3所述的时间交织模数转换系统，其特征在于：
5.根据权利要求4所述的时间交织模数转换系统，其特征在于：
6.根据权利要求5所述的时间交织模数转换系统，其特征在于：
7.根据权利要求6所述的时间交织模数转换系统，其特征在于，在进行前台校准时，根据所述预设连接关系从m+n个模数转换内核中选取m个目标模数转换内核。
8.根据权利要求4所述的时间交织模数转换系统，其特征在于，所述高速模数转换内核包括：
9.根据权利要求4所述的时间交织模数转换系统，其特征在于，所述通道误差校准模块包括固定误差校准单元和第二实时误差校准单元，对所述时间交织模数转换模块的通道误差进行校准，包括：
10.根据权利要求9所述的时间交织模数转换系统，其
11.根据权利要求10所述的时间交织模数转换系统，其特征在于，在进行失调误差校准和增益误差校准时，采样点大于预设采样点阈值，或，采集到的信号为输入信号的整周期。
12.根据权利要求11所述的时间交织模数转换系统，其特征在于，完成增益误差校准之后，还包括：
13.根据权利要求12所述的时间交织模数转换系统，其特征在于，根据所述第三数字输出信号得到时间误差时，通过多次计算平均的方式，以降低校准误差。
14.根据权利要求12所述的时间交织模数转换系统，其特征在于，所述时间误差的表示方式包括：
15.一种如权利要求1-14任一项所述的时间交织模数转换系统的校准方法，其特征在于，所述方法包括：
...【技术特征摘要】
1.一种时间交织模数转换系统，其特征在于，所述系统包括：
2.根据权利要求1所述的时间交织模数转换系统，其特征在于，所述多级输入缓冲模块包括一个第一级输入缓冲器和多个第二级输入缓冲器。
3.根据权利要求2所述的时间交织模数转换系统，其特征在于：
4.根据权利要求3所述的时间交织模数转换系统，其特征在于：
5.根据权利要求4所述的时间交织模数转换系统，其特征在于：
6.根据权利要求5所述的时间交织模数转换系统，其特征在于：
7.根据权利要求6所述的时间交织模数转换系统，其特征在于，在进行前台校准时，根据所述预设连接关系从m+n个模数转换内核中选取m个目标模数转换内核。
8.根据权利要求4所述的时间交织模数转换系统，其特征在于，所述高速模数转换内核包括：
9.根据权利要求4所述的时间交织模数转换系统，其特征在于，所述通道误差校准模块包括固定误...
【专利技术属性】
技术研发人员：李婷，任芳，张勇，倪亚波，李梁，陈超，梁宇涵，马梓铭，陶磊，彭嘉豪，付东兵，王健安，陈光炳，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。